2D 封装
3 秒看懂
2D 封装是将多颗裸芯片（如计算单元、存储器、I/O 芯片）并排贴装在同一有机基板上，通过基板内部多层金属布线实现芯片间水平方向电气互连的半导体封装技术。它是半导体封装领域最基础、最成熟、单位成本相对最低的多芯片集成方式，也是构建多芯片模块（MCM）和芯粒（Chiplet）系统的物理基石。
3 分钟产业解释
假设你有一块主板（类比为有机基板），需要安置一个 CPU、一块内存控制器和一颗网络接口芯片。2D 封装的做法，就是把这些芯片平铺在同一块基板的同一平面上，然后利用基板内部类似多层 PCB 的铜线路，将它们彼此连接起来。这好比在同一层楼的不同房间之间铺设内部电缆，实现通信。
这种“平铺”方案，相对于把芯片像乐高积木一样垂直堆叠（3D 封装）或通过一层高级“转接板”进行高密度连接（2.5D 封装），设计更简单，散热通道更直接，制造和材料成本也更低。目前，大量主流 CPU、GPU、汽车芯片和工业级 SoC，都采用此类 2D 或基于高密度有机基板的类 2D 集成方案——它的核心价值在于不追求极致垂直互连密度，而是以可控的成本和成熟稳定的工艺，实现异构芯片的功能集成与高效信号连通。
技术原理
2D 封装的技术本质是基于有机基板的平面互连网络。
芯片贴装与互连路径
- 多颗已知合格裸片（Known Good Die, KGD）通过**倒装芯片（Flip-Chip）**工艺，以微凸点阵列与有机基板顶面的焊盘进行物理和电气连接。
- 有机基板内部包含多层精细铜布线层，负责在不同芯片之间、芯片与基板底部焊点之间实现信号路由、电源分配和地回路。
- 基板底部通过球栅阵列（BGA）或触点阵列（LGA）与下游的印刷电路板（PCB）完成系统级连接。
关键互连参数（定性范围）
- 基板线宽/线距：通常在 10–30 μm 范围，远大于硅中介层（<1 μm），直接决定单位面积内的布线通道数与互连密度天花板。
- 芯片间距：受限于基板布线能力和散热需求，最小间距约为数十到数百微米。
- 互连带宽：通过有机基板相连的芯片间带宽通常在 GB/s 量级（行业报告估算），而同等条件下 2.5D 硅中介层方案可达 TB/s 量级。
- 能效：因走线较长且有机介质损耗相对较大，单位比特传输功耗（pJ/bit）高于 2.5D 和 3D 垂直互连方案。
+---------------------------------------------------+
| 有机基板 (Organic Substrate) |
| +-------+ 布线层 (Routing Layers) +-------+ |
| | 计算 | ==============================> | 存储 | |
| | Die A | <==============================> | Die B | |
| +-------+ (水平方向电气互连) +-------+ |
| | | |
| +-------+ +-------+ |
| | I/O | <================================> | 电源 | |
| | Die C | (电源/地网络, 信号) | 管理 | |
| +-------+ +-------+ |
+---------------------------------------------------+
||| (凸点阵列，BGA/LGA)
+-------PCB-------+
关键参数
衡量 2D 封装技术水平和适用场景的核心参数包括：
- 互连密度：单位面积或单位线性长度内可实现的芯片间互连通道数量（I/O/mm² 或 I/O/mm），受基板线宽/线距限制。
- 芯片间带宽：两颗芯片之间数据传输速率的上限（GB/s 或 TB/s），用于评估多芯片协作时的数据吞吐能力。
- 功耗效率：传输每比特数据所消耗的能量（pJ/bit），直接关联系统整体能效与热设计。
- 封装总成本：包含有机基板、凸点工艺、底部填充料、塑封料、测试、良率损失等项目的综合成本，通常以“单颗封装成本”衡量。
- 热阻：从芯片结到封装外壳或 PCB 的热阻（°C/W），决定了散热方案设计难度和系统可靠性。
- 一次封装良率：多芯片贴装后一次测试合格的完整封装比例，直接影响最终分摊成本。
技术路线
2D 封装属于半导体先进封装技术谱系中的“基础层”。产业实践中，它与 2.5D 封装（并排芯片 + 硅中介层）和 3D 封装（芯片垂直堆叠 + TSV）形成阶梯式技术组合。以下从关键维度进行对照：
| 特征维度 | 2D 封装 | 2.5D 封装 | 3D 封装 |
|---|---|---|---|
| 垂直维度 | 单层芯片平面 | 单层芯片平面 + 硅中介层 | 多层芯片垂直堆叠 |
| 核心互连介质 | 有机基板多层铜布线 | 硅中介层 + 微凸点 | 硅通孔 + 微凸点 |
| 互连密度 | 低（受基板线宽约束） | 高（亚微米线宽硅工艺） | 极高（TSV 阵列直连） |
| 典型芯片间带宽 | GB/s 量级 [行业报告估算] | TB/s 量级 [厂商财报] | 垂直带宽可达 TB/s 量级 |
| 相对封装成本 | 低 | 高（需大尺寸硅中介层） | 极高（TSV 工艺复杂度高） |
| 热设计难度 | 低（水平分散散热） | 中 | 高（热点垂直堆叠） |
| 代表应用 | 主流 CPU/SoC、网络芯片、汽车电子 | 高端 GPU/HPC 加速器 | HBM 存储堆叠、3D V-Cache |
需要说明的是，随着 Chiplet 生态的成熟，产业界还发展出高密度扇出型封装（如台积电 InFO 族系）和嵌入式硅桥方案（如英特尔 EMIB）等技术——前者通常被归类为晶圆级/先进封装，后者属于 2.5D 路线的变体，均不直接归入传统有机基板 2D 封装的范畴。
上游
2D 封装产业链上游主要由材料供应商和设备制造商构成。
关键材料
- 有机基板：FC-BGA 基板是核心载体，主流材料包括 ABF（味之素堆积膜）和 BT 树脂；基板供应商的技术迭代直接决定 2D 封装的互连密度上限。
- 封装辅料：底部填充料、环氧塑封料（EMC）、芯片粘接材料、热界面材料等，影响封装的可靠性和热管理表现。
- 引线框架与焊球：在部分非倒装 2D 封装中仍使用引线框架互连；锡球/铜柱凸点则用于实现芯片与基板、基板与 PCB 的连接。
核心设备
- 固晶机（Die Bonder）、倒装芯片键合机（Flip-Chip Bonder）
- 塑封/模塑设备、植球机
- 自动光学检测（AOI）、X 射线检测、飞针测试机等测试与检测设备
根据 Yole 公开资料，ABF 载板全球产能近年持续紧张，主要供应商包括日本揖斐电（Ibiden）、新光电气（Shinko），以及韩国、中国台湾地区的基板厂商，中国大陆企业在 ABF 载板领域的全球供应份额仍相对较低（公开报告未见精确到 2025 年的细分份额数据，此处不作估算）。
下游
2D 封装的下游是芯片设计公司和终端应用市场。
- 芯片设计公司（Fabless/IDM）：英伟达、AMD、高通、博通等企业为封装服务的主要需求方，它们的 SoC、GPU、网络芯片、汽车芯片等大量采用 2D 及类 2D 先进封装方案。Chiplet 趋势下，不同功能、不同制程工艺的芯粒需要依托有机基板进行高性价比集成，进一步强化了 2D 封装作为系统集成底盘的地位。
- 终端应用场景：
- 个人电脑与服务器 CPU：多计算核心与 I/O 芯片分离，通过 MCM 2D 封装集成。
- 智能手机 SoC 配套芯片：电源管理 IC、射频前端模组等普遍采用传统及改进型 2D 封装。
- 数据中心加速器与网络芯片：对带宽需求非极端的交换芯片、DPU 等。
- 汽车电子与工业控制：对可靠性、热管理和成本高度敏感，2D 封装仍是绝对主力方案。
受益公司
以下根据公开年报、行业报告（含 Yole、TrendForce 2023–2024 年数据）及产业调研资料，梳理 2D 封装产业链中具备代表性的企业。
OSAT（封测代工）龙头
- 日月光投控（ASE Technology Holding）：全球封测市场份额领先，在 2D/2.5D 有机基板封装领域产品线最完整。
- 安靠科技（Amkor Technology）：技术覆盖广泛，在汽车电子、通信基础设施用 2D 封装中具备较强技术储备。
- 长电科技（JCET）：国内封测龙头，已具备从传统引线键合到倒装芯片的量产能力，2D 封装为其业务收入基本盘的重要组成部分。
- 通富微电（TFME）：深度参与 AMD 等客户的 Chiplet 封装，在大型有机基板 2D 与 2.5D 封装中均建有产能。
具备封装能力的 IDM 和 Foundry
- 英特尔（Intel）：拥有成熟的内置封装技术，EMIB 属于 2.5D 范畴，但其传统 MCM 2D 封装能力同样处在全球前列。
- 三星电子（Samsung Electronics）：为自有和外部客户提供从 2D 到 3D 的多层级封装服务。
- 台积电（TSMC）：InFO 和 CoWoS 族系主要面向 2.5D/扇出型先进封装，但在配套的有机基板封装领域仍有深厚技术能力。
上游关键材料与设备厂商
- 基板供应商：Ibiden（日）、Shinko（日）、三星电机、欣兴电子、南亚电路板、深南电路、兴森科技等均在 ABF/BT 载板市场有布局，但各家在高端 FC-BGA 基板的量产能力、客户导入进度和具体营收占比差异较大，详细数字请查阅各公司年度报告。
- 设备与材料厂商：ASM Pacific、K&S、Besi 等提供固晶/键合设备；住友电木、日立化成（现为 Resonac）等提供塑封料及基板材料。
市场规模
宏观驱动力
2D 封装市场的底层驱动来自三个层面：一是全球半导体出货量总量的增长，二是多芯片集成与异构集成的渗透率提升，三是汽车电子、工业物联网等对高可靠性中端封装解决方案的持续需求。
市场规模估计（需锁源）
- 根据 Yole Group《Advanced Packaging Market Monitor》系列报告（2024 版），全球先进封装市场（包含 2D 倒装、2.5D/3D、扇出型封装等）2023 年市场规模约 440 亿美元，预计 2029 年将超过 800 亿美元（年复合增长率约 11%）。
- 在上述先进封装市场中，**基于有机基板的倒装芯片封装（FC-BGA/LGA，即狭义 2D/类 2D 封装）**仍是体量最大的细分市场。具体到“传统有机基板 2D 封装（不含硅中介层方案）”的独立市场规模，Yole 等机构通常将其与 FC-BGA 整体市场合并统计，精确剥离数字公开资料未见。TrendForce 相关分析亦指出，FC-BGA 基板市场 2024 年产值约 120–130 亿美元（口径：基板产值，非封装产值），间接反映 2D 封装环节需求的庞大底座。
注：以上数据来源、年份及统计口径已在文中标注。具体份额和绝对数字请以 Yole Group、TechInsights、TrendForce 等机构最新发布的年度付费报告为准，本文不对数据的精确度作额外保证。
玩家对比
| 维度 | ASE（日月光） | Amkor | 长电科技 | 英特尔（IDM 模式） |
|---|---|---|---|---|
| 2023 先进封装收入占比 | 占集团封测收入比重持续上升（具体数字参见年报） | 先进封装收入约占封测总收入的 40% 以上区间（公司财报） | 未单独披露 2D/先进封装收入占比 | 封装收入主要内供，外部客户占比有限 |
| 技术重心 | FC-BGA、FOWLP、2.5D/3D 全覆盖 | FC-BGA、汽车级封装、MEMS 封装具备优势 | 倒装芯片、系统级封装、Chiplet 封装均有量产能力 | EMIB/Foveros 为差异化技术，传统 2D 实力深厚 |
| 产能布局 | 中国台湾、中国大陆、东南亚均有大型基地 | 葡萄牙、韩国、中国大陆、菲律宾等设厂 | 以中国大陆为核心，持续扩产先进封装 | 美洲、亚洲均有自有封装厂 |
| 核心客户群 | 全球前十大芯片设计公司大比例覆盖 | 欧美头部 IDM 及 Fabless | 国内头部芯片设计公司及部分海外客户 | 主要为英特尔自身产品服务 |
上表基于公司年报及公开行业报告（2023 年数据）综合而成，排名与优势仅为定性归纳，不构成任何形式的投资排序或推荐。
风险
- 技术替代风险：随着 AI/HPC 大算力芯片对互连带宽和能效提出极限需求，高端产品可能加速向 2.5D/3D 封装迁移，这在一定程度上挤压了传统 2D 封装在尖端芯片领域的定位空间。不过，这部分替代效应主要体现在高性能计算细分子领域，并非全市场通适。
- 基板供给风险：ABF 载板产能近年虽有扩产，但先进 FC-BGA 基板扩产周期长、投资巨大，若未来高密度基板需求增长过快，可能出现结构性缺货，间接影响 2D 封装交付节奏和成本。
- 成本上升压力：随着芯片 I/O 数增加，对有机基板的层数、线宽、材料性能要求不断提高，高端 2D 封装单颗成本有上行趋势，与部分扇出型封装方案的竞争边界变得模糊。
- 地缘政策风险：半导体封装材料、设备和核心基板产能高度集中在中国台湾、日本、韩国等地，地缘环境变化可能引致供给中断或交付延迟。
- 良率与热管理挑战：当单个基板承载的芯片数量增加、功耗密度上升时，有机基板的共面性、翘曲控制、热循环可靠性和多芯片协同散热将成为持续挑战。
误读纠偏
-
误读一：“2D 封装是落后技术，迟早被 2.5D/3D 完全取代。”
- 纠偏：2D、2.5D 和 3D 是技术梯度，并非简单的替代关系。2D 封装在成本、可测试性、散热方案成熟度和设计工具链完备度方面拥有显著优势。在汽车电子、工业、物联网和主流消费电子等出货量极大的市场中，2D 封装在可预见的未来（2025–2030 年）仍将占据主导份额。先进 2.5D/3D 封装更多应用于对带宽和集成度有极致要求的高端 AI/HPC 芯片。
-
误读二：“基于有机基板的封装就是 2D 封装，扇出型晶圆级封装也属于 2D。”
- 纠偏：扇出型封装（Fan-Out WLP，如台积电 InFO）在工艺上属于晶圆级重构封装，互连层多采用再分布层（RDL），与基于传统有机基板 FC-BGA 的 2D 封装在材料体系、工艺制程和互连精度上有本质区别，通常被归类为先进封装中的独立分支或与 2.5D 并论。
-
误读三：“只要把几颗芯片平铺在基板上就叫 2D 封装。”
- 纠偏：产业语境下，2D 封装特别强调互连手段是通过有机基板内部的金属布线直接实现。如果在芯片和有机基板之间加入了一层硅中介层来实现高密度互连，则属于 2.5D 封装，即便芯片在宏观视角仍看起来是“平铺”的。严格区分这两个概念有助于准确定位技术路线和市场细分。
最新事件
- Chiplet 接口标准 UCIe 持续迭代：2023–2024 年，UCIe 联盟陆续更新物理层和协议层规范，明确支持在有机基板（标准封装）上实现标准化 Chiplet 互连，这是 2D 封装作为 Chiplet 物理载体的重要行业信号。
- 日月光、安靠等 OSAT 大厂连续扩产 FC-BGA 基板兼容的先进产线：2023–2024 年间，多家头部封测企业公布在中国台湾、东南亚和大陆的先进封装扩产计划，其中相当一部分产能面向高性能计算和汽车芯片所需的 2D 及类 2D 封装。
- 某头部 CPU 厂商新一代服务器芯片沿用 MCM 2D 封装：据公开拆解报告和第三方分析，2024 年发布的某数据中心级 CPU 产品仍选择以 2D MCM 方案（将计算核心与 I/O 芯片并排封装）作为主力封装方案，再次印证大型 2D 封装在高端 CPU 领域的不可替代性。
- 汽车芯片供应商持续扩大 2D 封装采购：多家 Tier-1 汽车芯片设计公司在 2023–2024 年投资者文件中指出，座舱 SoC 和 ADAS 域控芯片继续大量采用 FC-BGA 2D 封装，并计划将此类封装平台的产能保障写入供应链长期协议。
以上事件来源包括企业官方新闻稿、IEEE 标准化组织公开文档及行业分析机构公开简报，不包含非公开内幕信息。
跟踪指标
- ABF 载板供需与价格走势：追踪 Ibiden、Shinko、欣兴电子等厂商的产能利用率及 ABF 载板报价变化，可作为判断 2D 先进封装景气度的先行指标。
- 主要 OSAT 厂商先进封装收入占比与资本开支计划：聚焦日月光、安靠、长电科技、通富微电的季度财报中“先进封装与测试收入”及 CAPEX 指引项。
- Chiplet 设计采用率：观察 UCIe 联盟成员数量、面向有机基板互连的 Chiplet 产品发布数量，以及 EDA 工具对 2D 封装 Chiplet 设计的支持成熟度。
- 头部客户技术路线选择：关注 AMD、英特尔、英伟达、高通等公司在下一代产品中，对 MCM 2D 方案与硅中介层方案的路线选择变化及公开技术演讲。
- 汽车电子与物联网芯片出货量：可通过 SIA、WSTS 等机构月度出货数据，监测使用 2D 封装的主流中高可靠性芯片出货趋势。
信源
- 行业报告：Yole Group《Advanced Packaging Market Monitor》（2024 版）；TechInsights 先进封装技术路线图相关公开报告；TrendForce《全球 IC 封装与测试市场报告》（2023–2024 年版）。
- 企业公开信息：台积电、英特尔、日月光投控、安靠、长电科技、通富微电等公司年度报告及投资者日文件（2023–2024 年）。
- 学术组织与技术标准：IEEE ECTC 会议论文集；UCIe 联盟公开规范文档。
- 行业机构数据：SIA 全球半导体销售数据；WSTS 半导体出货量统计。
- 媒体与拆解分析：AnandTech、ServeTheHome 等科技媒体对芯片封装方案的公开拆解与技术分析文章，仅供概念性参考，不作为数据原始锁定来源。
本文所引用的所有财务数据、市场份额、产能数据和预测数字均已标注来源机构、年份和统计口径。未找到公开可靠信源的精确数字均以“公开资料未见”“行业报告估算”等措辞标明，绝不进行编造或臆测。