Arm Neoverse

3 秒看懂

Neoverse 是 Arm 面向数据中心与基础设施的 CPU IP 平台——Arm 不卖芯片，卖的是”CPU 核心设计蓝图”（IP 授权 + 计算子系统 CSS），让 AWS、NVIDIA、Ampere、微软、阿里等客户在此基础上造出自己的服务器芯片。它是 Arm 从移动端向万亿级数据中心市场扩张的核心战略支点。

3 分钟产业解释

为什么 Neoverse 存在？

传统数据中心 CPU 由 Intel Xeon 和 AMD EPYC 的 x86 架构垄断。Arm 的策略是不自己造芯片，而是把验证过的高性能 CPU 核心设计做成可复用的 IP 模块，授权给有芯片设计能力的云厂商和半导体公司。这相当于卖”半成品乐高”——客户拿到 Neoverse IP，加上自研的加速器、I/O、内存控制器，就能快速推出定制化的服务器 SoC。

产品分层：V / N / E 三大系列

Neoverse 按目标场景分为三个产品线：

谁在用？

公开已量产或公布的 Neoverse 客户芯片（基于公开发布信息）：

• AWS Graviton3 → Neoverse V1；Graviton4 → Neoverse V2
• NVIDIA Grace CPU → Neoverse V2（72 核，搭配 Hopper/Blackwell GPU）
• Ampere Altra / Altra Max / AmpereOne → 基于 Neoverse N 系列 IP（Ampere 自研核微架构亦有演进，公开资料口径存在差异）
• 微软 Azure Cobalt 100 → 基于 Neoverse N2
• 阿里云 Yitian 710 → 基于 Neoverse N2
• Google Axion → 基于 Neoverse V2 [公开发布]

商业模式：IP 授权 → CSS（计算子系统）

Arm 的收入路径从传统 IP 授权逐步演进到 **CSS（Compute Subsystems）**模式——不再只给一个核心 RTL，而是交付一个包含核心、CMN 互联、内存控制器子系统在内的”半集成参考设计”，进一步降低客户集成难度、缩短上市周期。

15 分钟专家深入

一、从移动端到数据中心的技术跃迁

Arm 在移动端积累了极致能效比的微架构设计能力，但服务器对**单线程性能、内存带宽、一致性规模、RAS（可靠性/可用性/可维护性）**有完全不同数量级的要求。Neoverse 的核心工作是：

1. 把移动端验证过的微架构 IP 进行”服务器级放大”：增大 reorder buffer、L2/L3 缓存、TLB 容量，加入服务器级 RAS 特性（ECC、毒数据传播、Machine Check Architecture 对应机制）。
2. 提供可扩展的 mesh 互联（CMN）：从单核扩展到 128+ 核的 SoC，保持缓存一致性。
3. 引入 SVE/SVE2 可变长向量扩展：对标 x86 AVX-512，但避免固定 512-bit 宽度带来的功耗和频率代价。

二、Neoverse 在 AI 基础设施中的角色

在 AI 训练/推理系统中，Neoverse 的定位是**“CPU Head Node”**——为 GPU/AI 加速器集群提供控制面算力：

• 负责数据预处理（ETL pipeline）、调度编排、参数服务器通信
• NVIDIA Grace Hopper / Grace Blackwell 超级芯片中，Neoverse V2 内存与 GPU 通过 NVLink-C2C 直接互联（而非走 PCIe），实现 CPU↔GPU 低延迟大带宽内存共享
• 大模型推理部署中，Arm 核心的高能效比使其在 CPU-only 推理（如中小模型、RAG pipeline、向量检索后处理）场景有 TCO 优势

三、与 x86 的关键差异

四、CSS（Compute Subsystems）战略意义

Arm 从 2023 年起力推 Neoverse CSS，本质是把交付物从”核心 IP + 你自搭其余”升级为**“核心 + 互联 + 内存子系统参考设计”**。意义：

• 缩短客户芯片开发周期：从 2-3 年压缩到约 18 个月 [Arm 官方口径估算]
• 降低设计门槛：中小芯片公司也能基于 CSS 做出完整 CPU SoC
• Arm 加深对下游的掌控力：CSS 占芯片 BOM 中更高价值比例，对应更高的 royalty 和授权费

技术原理

微架构核心参数

Neoverse 各代核心的微架构代际关系（基于 Arm 公开资料及供应链公开分析，具体指标因客户实现和制程差异而不同）：

                    ┌─────────────────────────────────────────┐
                    │         Arm Neoverse IP 代际             │
                    ├──────────┬──────────┬──────────┬─────────┤
                    │  V 系列   │  N 系列   │  E 系列   │ 架构    │
                    ├──────────┼──────────┼──────────┼─────────┤
 第一代 (2019)      │   -      │  N1      │  E1      │Armv8.x  │
                    │          │(≈A78 μ-arch)│         │         │
 第二代 (2021-23)   │ V1 / V2  │  N2      │  E2      │Armv8.4-A (V1) / Armv9.0-A (V2/N2) │
                    │(V1:≈X1 μ-arch, V2:≈X3 μ-arch)│(≈A710 μ-arch)│        │         │
 第三代 (2024+)     │   V3     │  N3      │  E3      │Armv9.2+ │
                    └──────────┴──────────┴──────────┴─────────┘
注：上表中 μ-arch 对应关系为供应链常见近似映射，Arm 官方未做一对一公开标注；
    各代 IP 的发射宽度、流水线深度等细节未完全公开 [未充分披露]。

关键微架构特征

• 解码宽度：V 系列较宽（供应链推测 ≥8-wide），N 系列适中（推测 ~6-wide），E 系列较窄
• ROB（重排序缓冲区）：V 系列较大以支持更多乱序指令窗口
• L2 Cache：通常每核私有，V 系列可达 2MB/核，N 系列约 1-1.5MB/核 [供应链共识估算]
• L3 Cache：通过 CMN 互联共享，客户 SoC 设计时可配置，数十 MB 级别

SVE2 向量引擎

┌──────────────────────────────────────────────────┐
│  SVE2 可变长向量处理单元                           │
│                                                   │
│  硬件实现宽度由客户选择:                           │
│  ┌──────┬──────┬──────────┬──────────────────┐    │
│  │128bit│256bit│  512bit  │ 更宽(未来可能)    │    │
│  └──────┴──────┴──────────┴──────────────────┘    │
│  代码写一次,编译器自动适配实际硬件宽度 →           │
│  同一份二进制在不同宽度实现上均可运行              │
│                                                   │
│  对比 x86 AVX-512:                                │
│  - SVE2 不强制 512-bit → 灵活匹配功耗/频率目标    │
│  - 支持 predication(逐lane mask) → 减少尾部处理   │
│  - Gather/Scatter 内置 → 稀疏数据友好             │
└──────────────────────────────────────────────────┘

SVE2 在 AI 推理中的价值：INT8/FP16 矩阵运算的 dot product 指令（SDOT/UDOT），可直接用于小模型推理的 GEMM 加速，无需专用 NPU。

CMN 一致性互联

  ┌──────┐  ┌──────┐  ┌──────┐  ┌──────┐
  │Core 0│  │Core 1│  │Core 2│  │Core 3│  ...
  │ L2   │  │ L2   │  │ L2   │  │ L2   │
  └──┬───┘  └──┬───┘  └──┬───┘  └──┬───┘
     │         │         │         │
  ═══╪═════════╪═════════╪═════════╪══════  ← Mesh 互联
     │         │         │         │         (CMN-700 / CMN-S3 等)
  ┌──┴───┐  ┌──┴───┐  ┌──┴───┐  ┌──┴───┐
  │  L3  │  │  L3  │  │  L3  │  │  L3  │  ← 分布式共享 L3 slice
  │slice │  │slice │  │slice │  │slice │
  └──────┘  └──────┘  └──────┘  └──────┘
     │         │         │         │
  ═══╪═════════╪═════════╪═════════╪══════
     │         │         │         │
  ┌──┴──┐  ┌──┴──┐  ┌──┴───┐  ┌──────┐
  │ HN-F│  │ HN-F│  │ HN-F │  │ HN-F │  ← Home Node (一致性管理)
  └─────┘  └─────┘  └──────┘  └──────┘
     │         │         │         │
  ┌──┴──┐  ┌──┴──┐  ┌──┴───┐  ┌──────┐
  │DDR  │  │DDR  │  │ HBM  │  │PCIe  │  ← 内存/I/O 接口
  └─────┘  └─────┘  └──────┘  └──────┘

• CMN-700：用于 Neoverse N2/V1 代产品，支持最多约 256 个端点 [Arm 公开规格]
• CMN-S3：用于 Neoverse V3/N3 代产品，增强了 chiplet/多 die 一致性支持
• AMBA CHI 协议：所有 Neoverse 核心通过 CHI（Coherent Hub Interface）接入 mesh

内存与 I/O 支持

• DDR5 / LPDDR5 / HBM：取决于客户 SoC 的 PHY 配置，Neoverse IP 本身是逻辑层，不包含 PHY
• PCIe Gen5 / Gen6：支持能力随代际更新
• CXL 2.0/3.0：Neoverse V2+ 已支持 CXL，用于内存扩展和缓存一致性

技术演进史

2018    Arm 发布 Neoverse 路线图（原名"Ares"→更名 Neoverse）
  │
2019    Neoverse N1 发布（Armv8.2，基于 Ares 微架构）
  │     → 用于 AWS Graviton2、Ampere Altra
  │
2020    Neoverse E1 发布（面向 5G/边缘）
  │
2021    Neoverse V1 发布（Armv8.4，首个 V 系列，基于宙斯微架构）
  │     → 用于 AWS Graviton3
  │     Neoverse N2 发布（Armv9.0，首个支持 SVE2 的 Neoverse）
  │     → 用于 Azure Cobalt 100、阿里 Yitian 710
  │
2022    Arm 推出 Neoverse CSS 概念
  │
2023    Neoverse V2（基于 Poseidon 微架构）开始客户量产
  │     → NVIDIA Grace、AWS Graviton4、Google Axion
  │     CSS-N2 / CSS-V2 交付客户
  │
2024    Neoverse V3 / N3 / E3 路线图公布
  │     → 增强 chiplet 支持、CXL 3.0、更高核心数
  │     CSS 产品线进一步扩展
  │
2025+   下一代代际持续演进

技术路线对比（量化表）

注意：上表中核心数、功耗等参数取决于具体客户 SoC 实现，非 Neoverse IP 本身的固定规格。

上下游

上游（Arm 依赖）

┌─────────────────────────────────────────────────────┐
│  EDA 工具        │ Synopsys, Cadence, Siemens EDA    │
├──────────────────┼───────────────────────────────────┤
│  制造代工        │ TSMC, Samsung, Intel Foundry       │
│                  │ （由客户选择，Arm 不代工）           │
├──────────────────┼───────────────────────────────────┤
│  IP 子模块       │ Arm 自研（核心、CMN、SMMU、GIC 等）│
│                  │ 第三方 IP（PCIe PHY, DDR PHY 等）  │
├──────────────────┼───────────────────────────────────┤
│  指令集架构      │ Arm ISA（Armv8 → Armv9 演进）      │
└──────────────────┴───────────────────────────────────┘

下游（Neoverse 客户）

┌─────────────────────────────────────────────────────┐
│  超大规模云厂商   │ AWS, Microsoft Azure, Google Cloud, │
│                  │ 阿里云, Oracle Cloud               │
├──────────────────┼───────────────────────────────────┤
│  AI 芯片公司     │ NVIDIA (Grace CPU)                 │
├──────────────────┼───────────────────────────────────┤
│  服务器 CPU 公司 │ Ampere Computing                   │
├──────────────────┼───────────────────────────────────┤
│  SoC 设计公司    │ 富士通 (A64FX/Fugaku), Marvell,    │
│                  │ 华为鲲鹏 (Kunpeng)                 │
├──────────────────┼───────────────────────────────────┤
│  终端用户        │ 云服务使用者、AI 训练集群运营商     │
└──────────────────┴───────────────────────────────────┘

关键指标

供需与市场数据

供给侧

• Arm 的供给模式：设计 IP → 授权/royalty 收入，不涉及制造
• 产能：无直接产能概念，产能取决于客户（TSMC/三星等代工）
• Arm 收入结构（基于 Arm 财报）：
  • 授权费（License）：一次性或多年期 IP 使用许可
  • 版税（Royalty）：每颗芯片按 ASP 的一定百分比收取
  • Neoverse 相关收入中，CSS 等高价值产品推动授权费增长

需求侧

• 核心驱动力：
  1. 云厂商追求 TCO 优化 → 自研 Arm 服务器芯片降低成本
  2. AI 基础设施扩张 → CPU 作为 GPU head node 用量同步增长
  3. 边缘/5G 部署 → 对能效比敏感场景
• 市场规模：全球服务器 CPU 市场规模数百亿美元/年 [行业报告估算]，Arm 渗透率持续提升但仍在追赶 x86

价格/成本参考

代表公司与资本映射

核心标的

间接受益

投资逻辑

看多逻辑

1. 结构性渗透率提升：Arm 在数据中心的份额从约 5-8%（2020）向两位数持续增长，每提升 1 个百分点对应巨大的版税收入增量
2. CSS 推动 Arm 价值链上移：从”卖核心 IP”升级为”卖子系统参考设计”，单价更高、粘性更强
3. AI 基础设施扩张带来乘数效应：NVIDIA Grace 等方案将 Neoverse CPU 与 AI GPU 深度绑定，GPU 出货越大 → Neoverse CPU 出货同步增长
4. 自研芯片趋势不可逆：云厂商从采购 x86 通用芯片转向自研 Arm 芯片的结构性转变持续进行
5. 生态正循环已形成：Linux 原生支持好，主流云服务、数据库、AI 框架已适配 Arm，生态壁垒逐渐降低

看空/风险

1. x86 反击：AMD Zen 5 / Intel Granite Rapids 在核心密度和能效上的追赶
2. RISC-V 竞争：长期来看，开放架构可能在边缘/嵌入式场景侵蚀 Arm
3. Arm 商业模式争议：2024 年 Arm 修改授权条款引发部分客户不满，可能影响客户关系
4. 地缘政治风险：部分市场的出口管制可能影响 Arm IP 的授权覆盖范围
5. 估值过高风险：ARM 市盈率处于高位，定价了较高的增长预期

常见误读纠偏

❌ 误读一：“Arm 自己做服务器芯片”

纠正：Arm 只做 IP 设计授权，不造、不卖芯片。芯片的制造、封装、测试、销售全部由客户（AWS、NVIDIA、Ampere 等）完成。Arm 的收入来自授权费和按颗收取的版税（royalty），而非芯片销售收入。理解这一点是理解 Arm 商业模式的基础。

❌ 误读二：“Neoverse 核心设计和手机上 Cortex-A 核心完全一样，只是堆核心数”

纠正：虽然 Neoverse 和 Cortex-A 系列共享微架构血缘（如 V1 与 X1 的渊源），但 Neoverse 核心在以下方面做了本质性的服务器级改造：

• RAS 特性：支持 ECC、Machine Check Exception、毒数据传播等企业级可靠性功能
• SVE/SVE2 向量单元：面向 HPC/AI 的宽向量扩展，移动端 Cortex-A 系列通常不配或仅配 NEON
• 缓存与 TLB 规模：显著放大以适配服务器工作集
• 系统接口：CHI 一致性协议、CMN mesh 互联、GICv4 中断控制器等完整的服务器 SoC 子系统
• 安全架构：RME（Realm Management Extension）、CCA（Confidential Compute Architecture）等服务器级安全特性

将 Neoverse 简单理解为”手机核加大”会严重低估其技术复杂度。

❌ 误读三：“Arm 服务器只能跑 Linux，无法用于企业关键业务”

纠正：虽然 Windows Server 对 Arm 的支持历史上确实较弱，但Linux 生态已经是数据中心的主流 OS（包括 x86 上也是），主流发行版（Ubuntu、RHEL、SUSE）均已有成熟的 Arm 服务器版。数据库（MySQL、PostgreSQL、Redis、MongoDB）、Java 运行时、Kubernetes、主流 AI 框架（PyTorch、TensorFlow）均已支持 Arm。AWS Graviton 实例已在广泛的企业生产环境中运行。

学习路径

入门（0 → 1）

1. Arm Neoverse 官方产品页 → 了解 V/N/E 系列分层和定位
2. Arm 官方博客 “Neoverse” 标签文章 → 定期更新的技术解读
3. AWS re:Invent Graviton 相关 session → 了解实际部署和 TCO 数据

进阶（1 → 10）

4. Arm Architecture Reference Manual (Arm ARM) → Armv9 ISA 规范，理解 SVE2、RME、CHI 协议等
5. CMN 技术白皮书 → 理解 mesh 互联、缓存一致性、QoS
6. NVIDIA Grace 技术白皮书 → Neoverse V2 在 AI 系统中的实际集成方案
7. AnandTech / Chips and Cheese 网站 → 社区级微架构分析（注：部分分析基于推测，需交叉验证）

专家（10 → 100）

8. Arm Tech Symposia / DevSummit 录像 → 产品路线图和技术细节
9. Hot Chips / ISSCC 相关论文和报告 → 学术级微架构分析
10. 对比阅读 x86 (Intel/AMD) 架构白皮书 → 形成跨架构的技术判断力
11. Arm 财报和 Investor Day 材料 → 理解商业模型和增长驱动

一句话总结

Neoverse 是 Arm 用移动端积累的极致能效比基因，攻入万亿级数据中心市场的核心武器——它不卖芯片，卖的是让所有科技巨头都能造出比 Intel/AMD 更便宜、更省电的服务器 CPU 的”设计蓝图”。

延伸阅读与来源

免责声明：本页中标注 [供应链共识估算]、[行业报告共识] 的数据为基于多方公开信息的估算值，具体数字可能与实际存在偏差。标注 [未充分披露] 的信息表示相关厂商未公开该数据。所有投资分析仅为信息梳理，不构成投资建议。