数据流架构（Dataflow Architecture）

3 秒看懂

数据流架构：程序的执行不由”程序计数器”顺序驱动，而由数据是否就绪驱动——谁的数据先准备好，谁就先执行。天然适配深度学习中”计算图”的工作模式，是当前 AI 芯片设计的重要范式之一。

3 分钟产业解释

为什么需要重新思考芯片架构？

传统 CPU 是”控制流”（Control Flow）架构：指令按程序计数器（PC）逐条执行，遇到数据没准备好就等。这在 AI 时代暴露出两个核心矛盾：

1. 深度学习本质是数据流图（DAG）：算子之间的依赖关系天然构成有向无环图，大量节点可并行，但 CPU 的顺序执行模型无法有效利用这种并行性。
2. 算力需求爆炸 vs 功耗墙：大模型训练需要的算力每两年增长一个数量级 [OpenAI 历年分析, 定性趋势]，但 CPU/GPU 的”搬运-计算-等待”循环导致大量能量浪费在数据搬运和控制开销上。

数据流架构的核心逻辑：把计算图直接映射到硬件上——每个算子对应一个硬件处理单元，数据从上游”流”向下游，数据到达即触发计算，没有空转、没有控制开销。

产业现状

• 学术端：数据流概念源于 1970 年代 MIT 的 Dennis 模型，几十年来一直是并行计算的经典研究方向 [学科共识]。
• 产品端：近几年出现了一批以数据流为核心卖点的 AI 芯片公司：
  • SambaNova：产品命名直接叫 RDU（Reconfigurable Dataflow Unit，可重构数据流单元），是将数据流理念商业化最彻底的代表 [厂商公开材料]。
  • Groq：其 LPU 采用确定性执行模型，编译器静态调度所有数据移动，具有显著的数据流特征 [厂商公开材料]。
  • Cerebras：晶圆级芯片（WSE）上数十万核心通过片上网络互连，以空间数据流方式执行计算 [厂商公开材料]。
  • Graphcore：IPU 采用细粒度并行 + BSP 执行模型，设计理念与数据流哲学高度相关 [厂商公开材料]。
• 对比标的：Google TPU 的脉动阵列（Systolic Array）也是一种数据在固定硬件结构中”流动”的架构，但更偏向固定数据流模式，可编程性受限 [公开技术论文]。

一句话产业判断：数据流架构不是”取代 GPU”的革命，而是 AI 芯片设计光谱上一个越来越重要的方向，尤其在推理场景和特定训练负载中展现出效率优势。

15 分钟专家深入

从”控制流”到”数据流”的范式转换

┌─────────────────────────────────────────────────────────────┐
│                  控制流 (Von Neumann)                        │
│                                                             │
│   PC ──→ 取指 ──→ 译码 ──→ 执行 ──→ 写回                    │
│    ↑                                    │                   │
│    └────────────────────────────────────┘                   │
│    (顺序驱动，依赖 PC 递增)                                  │
│                                                             │
│   指令1: a = b + c        ← 必须等 b, c 就绪               │
│   指令2: d = a * e        ← 必须等指令1完成                  │
│   指令3: f = g + h        ← 与指令1无关,但可能被阻塞          │
└─────────────────────────────────────────────────────────────┘

┌─────────────────────────────────────────────────────────────┐
│                  数据流 (Dataflow)                           │
│                                                             │
│         [b] [c]          [g] [h]                            │
│           \ /               \ /                             │
│          [ + ]←a           [ + ]←f                          │
│           |                  |                              │
│          [ * ]←d            ...                             │
│         [a] [e]                                              │
│                                                             │
│   "b 和 c 到达" → 立即触发 [+]                              │
│   "g 和 h 到达" → 立即触发 [+]（与上一行并行！）              │
│   "a 和 e 到达" → 立即触发 [*]                              │
│                                                             │
│   (数据驱动,无PC,天然并行)                                   │
└─────────────────────────────────────────────────────────────┘

关键机制详解

1. 激发规则（Firing Rule）

数据流架构中最核心的概念：一个节点（指令/算子）当且仅当其所有输入令牌（token）都到达时才被激发执行。

• 静态数据流：每个节点同时只允许存在一个令牌（简化硬件，但限制了图的吞吐量）。
• 动态数据流：令牌携带标签（tag），区分不同迭代/调用的数据，允许同一节点同时处理多组数据（更复杂，吞吐量更高）。

2. 令牌匹配单元（Matching Unit）

在动态数据流中，硬件需要一个匹配单元来判断”同一操作的所有输入是否已到齐”：

• 本质上是一个**关联存储器（CAM）**或哈希表
• 是纯数据流处理器中最昂贵、最耗能的部件之一
• 现代数据流加速器通常用编译器静态调度来规避或大幅简化这个开销

3. 数据流图到硬件的映射

这是数据流架构从学术走向产品的关键工程问题：

┌──────────────────────────────────────────────────────┐
│   神经网络计算图              物理硬件映射              │
│                                                      │
│   Layer1 (Conv)    ───→    PE 阵列 区域A              │
│        │                                             │
│   Layer2 (ReLU)    ───→    PE 阵列 区域B              │
│        │                                             │
│   Layer3 (MatMul)  ───→    PE 阵列 区域C              │
│        │                                             │
│   Layer4 (Softmax) ───→    PE 阵列 区域D              │
│                                                      │
│   数据在 PE 之间流动,由编译器决定布局和路由             │
│   同一层内的并行操作映射到多个 PE 并行执行              │
└──────────────────────────────────────────────────────┘

现代产品（如 SambaNova RDU、Cerebras WSE）不是用经典的”令牌匹配”方式，而是由编译器在编译期将整个计算图映射到硬件资源上，运行时数据按编排好的路径流动。这大幅降低了硬件开销，但牺牲了一定的运行时灵活性。

数据流 vs 相关架构的精确区分

这是一个容易混淆的领域，必须厘清：

关键认知：几乎所有现代 AI 芯片都借鉴了数据流思想（数据在哪里就计算在哪里），但只有少数产品将数据流作为一等编程范式暴露给用户。

技术原理

1. 经典数据流计算模型

1.1 有向图表示

一个数据流程序表示为有向图 G = (N, E)：

• N（节点）：代表操作（加、乘、卷积等）
• E（边）：代表数据令牌的传递路径
• 控制令牌（Control Token）：用于条件分支和循环

数据流图示例: z = (a + b) * (c - d)

    [a] [b]     [c] [d]
      \ /          \ /
    [ ADD ]      [ SUB ]
       \            /
        \          /
       [  MUL  ]
           |
          [z]

每个节点: {操作码, 输入弧队列, 输出弧}

1.2 激发规则（严格定义）

对于节点 n, 设其有 k 个输入弧:

Firing Rule:
  IF  每条输入弧 i (1≤i≤k) 上都有一个令牌等待
  THEN 从每条输入弧各取一个令牌
       执行节点 n 的操作
       将结果令牌放入输出弧

在静态数据流中:
  - 每条弧同一时刻只允许一个令牌
  - 节点执行后,结果被消费才能允许新输入

在动态数据流中:
  - 令牌携带标签 (context_id, iteration_count)
  - 同一弧上可有多个不同标签的令牌并存
  - 匹配单元按标签分组,同组令牌齐全则激发

1.3 循环与条件的处理

纯数据流中没有 goto / for，循环通过反馈弧 + 开关节点实现：

循环实现 (动态数据流):

    [init]──→[计算节点]──→[结果]
                  ↑          │
                  │    [θ: 开关节点, 由控制令牌决定是否反馈]
                  └──────────┘

条件分支:

    [条件计算]──→[T/F 标签]
                    │
              ┌─────┴─────┐
           [T: 门控]   [F: 门控]
              │           │
         [分支A执行]  [分支B执行]

2. 现代数据流加速器的硬件实现

现代产品（学术与工业）通常不是纯数据流，而是空间数据流（Spatial Dataflow）——大量可编程处理单元（PE）通过片上网络（NoC）互连，数据在 PE 之间流动：

┌──────────────────────────────────────────────────────┐
│             现代数据流加速器的典型架构                   │
│                                                      │
│   ┌──────┐   ┌──────┐   ┌──────┐   ┌──────┐        │
│   │ PE_0 │←→│ PE_1 │←→│ PE_2 │←→│ PE_3 │        │
│   └──┬───┘   └──┬───┘   └──┬───┘   └──┬───┘        │
│      ↕          ↕          ↕          ↕             │
│   ┌──────┐   ┌──────┐   ┌──────┐   ┌──────┐        │
│   │ PE_4 │←→│ PE_5 │←→│ PE_6 │←→│ PE_7 │        │
│   └──┬───┘   └──┬───┘   └──┬───┘   └──┬───┘        │
│      ↕          ↕          ↕          ↕             │
│        ....     NoC 互连    ....                     │
│                                                      │
│   每个 PE 内部:                                       │
│   ┌──────────────────────┐                           │
│   │ ALU / MAC 单元       │                           │
│   │ 局部寄存器 / SRAM    │                           │
│   │ 输入/输出缓冲区      │                           │
│   │ 路由逻辑             │                           │
│   └──────────────────────┘                           │
│                                                      │
│   编译器负责:                                         │
│   1. 将计算图的每个算子映射到一个或多个 PE              │
│   2. 确定数据在 PE 之间的路由路径                      │
│   3. 静态调度数据移动时机（消除运行时匹配开销）         │
└──────────────────────────────────────────────────────┘

关键设计参数（定性）：

3. 与深度学习的天然契合

深度学习计算具有以下特征，使之成为数据流架构的”理想负载”：

1. 计算图为 DAG：前向传播天然构成有向无环图，可直接映射到数据流硬件
2. 算子间数据依赖明确：编译器可在编译期确定所有数据流路径
3. 算子内高度并行：矩阵乘法、卷积等算子内部可展开为大规模并行操作
4. 可预测的数据流模式：推理时计算图固定，训练时计算图在迭代间重复，均适合静态调度
5. 数据复用模式规整：权重、激活值、中间结果的复用模式可被编译器提前优化

技术演进史

历史规律：数据流架构在”通用计算”时代因编程复杂度和硬件开销而衰落，但在”计算图已知、并行度极高”的 AI 时代重获生命力。

技术路线对比

数据流 vs 主流计算架构（面向 AI 负载）

不同数据流实现路线对比

上下游

上游

下游

关键指标

评估数据流架构产品时应关注的核心指标：

供需与市场数据

⚠️ 注意：以下为定性趋势描述，因检索未获得最新数据，具体数字需参考最新行业报告。标注 [需查证] 的数据请查阅 Gartner/IDC/McKinsey/中信证券/国盛证券等机构最新报告。

需求侧

• AI 推理算力需求正以 [具体增速需查证] 的年复合增长率增长，大模型推理成为增量最大的场景 [行业共识趋势]。
• 客户端（云厂商、企业 AI 部门）对推理延迟和性价比的追求，为数据流架构创造了差异化切入机会。
• 训练市场目前仍由 NVIDIA GPU 主导，数据流架构在训练场景的渗透率 [需查证]。

供给侧

以上融资数据为此前公开报道的大致规模，具体金额和最新估值请以各公司最新披露为准。

代表公司与资本映射

纯数据流/强数据流属性

强数据流相关属性

生态关联

投资逻辑

看多逻辑

1. 推理需求爆发是结构性机会：大模型推理的规模化对延迟和成本提出极致要求，数据流架构在确定性、低延迟和能效上有理论优势。
2. GPU 不是唯一答案：NVIDIA 的统治地位（CUDA 生态壁垒）是事实，但云厂商和大模型公司都有”去 NVIDIA 化”的动机，多元化芯片方案需求客观存在。
3. 数据流架构有正统技术路线：不是”PPT 造芯”，MIT/Japan 等几十年的学术积累 + 近年工业验证，技术成熟度在提升。
4. 编译器是护城河：谁的编译器能把计算图高效映射到硬件上，谁就有持久竞争力——这是一条很深的技术护城河。

风险与看空逻辑

1. 编程模型/生态壁垒远低于 CUDA：NVIDIA 的核心壁垒不是硬件而是 CUDA 生态，数据流架构公司的软件生态差距巨大。
2. 编译器是双刃剑：编译器复杂度极高，映射质量差则硬件利用率骤降，对团队要求极高。
3. 规模化难题：单一客户（如某大云厂商）可能撑不起一个芯片公司的收入基础，Graphcore 的挑战已证明这一点。
4. NVIDIA 反攻：NVIDIA 自身也在不断优化架构（如 Transformer Engine、FP8 支持），挤压差异化空间。
5. 纯数据流公司多数未上市：流动性风险高，IPO 路径不确定。

关键判断节点

• 编译器能否支持主流 LLM 架构的高效映射？ → 决定市场空间
• 推理延迟/吞吐的实测对比数据？ → 决定技术可信度
• 能否获得大客户（云厂商/大模型公司）的采购？ → 决定商业化前景

常见误读纠偏

❌ 误读 1：“数据流架构就是脉动阵列（Systolic Array）”

纠偏：两者有相似之处（数据在硬件中”流动”），但本质不同——

• 脉动阵列：数据在固定拓扑的 PE 阵列中沿固定方向流动（如 Google TPU 的矩阵乘法阵列），硬件结构固定，只能高效执行特定类型的计算（如矩阵乘法）。
• 数据流架构：计算图可动态/可重构地映射到 PE 网络上，数据路由由编译器决定，灵活性远高于脉动阵列。
• 类比：脉动阵列像”工厂流水线”（固定工位、固定传送带方向），数据流架构像”可重组生产线”（工位和传送路径都可以重新配置）。

❌ 误读 2：“数据流架构能轻松替代 GPU 训练大模型”

纠偏：

• 数据流架构的理论并行效率高不等于实际产品已成熟到替代 GPU。
• GPU 有全球最成熟的软件生态（CUDA、cuDNN、TensorRT、Triton 编译器等），数据流架构公司的生态差距以”年”为单位计算。
• 目前数据流加速器在推理场景的商业化进展明显优于训练场景，训练场景中张量并行/流水线并行等策略的实现复杂度极高。
• 已有案例表明，部分数据流架构公司在大客户验证中面临软件适配的挑战 [行业报道]。

❌ 误读 3：“纯数据流架构就是最理想的 AI 芯片”

纠偏：

• 经典学术意义上的”纯数据流”（每个指令的数