High-NA EUV（高数值孔径极紫外光刻）

链 chain-chip-core

1. 3秒看懂

High-NA EUV 是极紫外光刻技术的重大升级，将数值孔径从 0.33 提高到 0.55，分辨率能力直接从 13 nm 级跨入 8 nm 及以下，是 2 nm 及更先进逻辑芯片、未来 DRAM 存储芯片 能够制造出来的核心装备。整套设备由全球唯一供应商 ASML 垄断集成，单台售价超过 3.5 亿欧元（2023 年价格口径），首台原型机已于 2023 年 12 月交付英特尔，量产节点预计在 2026–2027 年。

2. 3分钟产业解释

High-NA EUV（高数值孔径极紫外光刻）并非一次全面换代，而是现有 EUV 技术的纵深推进。传统 EUV 在 0.33 NA 下配合多重曝光已经可以支持 5 nm、3 nm 生产，但当制程进入 2 nm 及以下（台积电 N2、英特尔 18A、三星 SF2 等），芯片设计者希望用单次曝光替代部分多重曝光层，以降低成本、简化工艺、提升良率。High-NA EUV 正是为这一目标而生。

• 核心跃迁：光学系统的数值孔径从 0.33 翻到 0.55，带来分辨率的大幅进步。同一 13.5 nm 波长，单次曝光可实现的线宽从约 13 nm 降低到 8 nm 以下，直接缓解对双重、四重曝光的依赖。
• 产业位置：位于芯片制造设备链的顶端，是光刻环节的“最终决定者”。其研发、生产集中了全球最顶尖的精密光学、真空机械、激光等离子体光源和纳米测量技术，任何一个环节断链都可能导致产业整体延期。
• 导入节奏：首台 EXE:5000 原型机已交付英特尔（2023 年 12 月，ASML 官方公告），计划 2025 年开始用于客户研发，2026–2027 年进入量产（行业普遍预期）。同一时间，ASML 也规划更高吞吐量的 EXE:5200 系列，以满足晶圆厂经济性要求。
• 对中国的影响：由于出口管制，中国大陆至今无法购买 EUV 光刻机，更无法获取 High-NA EUV 系统。国内整机厂商公开路线图仍聚焦 DUV 突破，尚未见 High-NA EUV 级设备研发量产的时间表。

这一技术决定了摩尔定律在 2020 年代后半段的轨迹，也深刻影响全球半导体供应链的分化与重组。

3. 技术原理

3.1 数值孔径与分辨率

光刻分辨率的瑞利公式为：

 R = k_1 \cdot \frac{\lambda}{NA}

其中 \lambda = 13.5\,text(nm)（极紫外光），k_1 为工艺因子（典型 0.25–0.4）。传统 0.33 NA 的 EUV 在 k_1 = 0.3 时分辨率约 12 nm，而把 NA 提升至 0.55 后，同样 k_1 下分辨率可达 7.4 nm，这是实现 8 nm 以下单次曝光线宽的根本物理依据。

3.2 变形光学与场尺寸变化

提高 NA 的直接方式是增大投影物镜的收集角，但 EUV 系统必须使用反射式光学（折射材料在 13.5 nm 吸收极强）。在 0.33 NA 系统中，晶圆上的场尺寸为 26 mm × 33 mm（全场）。High-NA 为了维持可制造性，在扫描方向（y 方向）引入了 变形光学（anamorphic optics）：物镜在 x 方向仍为 4× 缩小倍率，在 y 方向则为 8× 缩小倍率。这样一来，晶圆上的扫描场尺寸变为 26 mm × 16.5 mm（半场），仅为传统 EUV 的一半。

曝光全尺寸芯片时需采用 光刻拼接（stitching）：将芯片设计分成两个半场，分两次曝光拼接成完整 26 mm × 33 mm 的图案。拼接对套刻精度、扫描同步和工件台运动提出极高要求，也由此带来产能和工艺复杂度的显著上升。

3.3 光学系统与镜片

High-NA EUV 投影物镜仍由 德国蔡司（Carl Zeiss SMT） 独家设计制造。镜片表面镀有钼/硅多层膜（Mo/Si），每层厚度控制在原子级别，以实现对 13.5 nm 波长约 70% 的反射率。NA 增大至 0.55 后，主镜尺寸、非球面度和表面粗糙度要求空前，例如镜面粗糙度需要小于 0.1 nm RMS，远超市面通常的“超精密”定义。整个物镜重达数吨，内部需维持超高真空并主动热管理，以防毫开尔文级别的温升导致图形畸变。

3.4 光源与功率需求

High-NA EUV 仍然采用 激光等离子体（LPP）光源：CO₂ 激光轰击锡滴生成等离子体，辐射出 13.5 nm 光。由于半场曝光拼接对扫描速度形成制约，为达到每小时 160–220 片晶圆的量产级产能，需要光源中间焦点功率提升至 500 W 以上，比当前 0.33 NA EUV 的 300–400 W 更高。光源提供商为 Cymer（ASML 子公司，美国） 和 Gigaphoton（日本），其中 Cymer 是目前 EUV 光源主力，Gigaphoton 主要在光源技术储备和未来替代供应上被关注。

3.5 光刻胶与掩模挑战

更高 NA 带来更小的焦深（DOF），需要更薄的光刻胶以匹配，同时又要耐受蚀刻。这就催生了新型 化学增幅光刻胶（CAR） 以及 金属氧化物光刻胶（MOR） 的开发。另外，掩模（光罩）需要具备极低的缺陷密度和高反射率，High-NA 的掩模三维效应更加显著，掩模版制造和检测技术也需同步升级。

4. 关键参数

光刻机的核心瓶颈并非单台分辨率，而是 分辨率、套刻精度、产能与成本的平衡。High-NA 通过在分辨率上大幅让步，换取减少多重曝光带来的工艺简化；但同时因场尺寸缩小和拼接要求，不得不以更高光源功率和更精细的工件台控制来维持产能。

5. 技术路线

5.1 ASML 的 High-NA 路线图

ASML 的 High-NA EUV 平台分为两大阶段：

• EXE:5000（开发与早期量产）：首台于 2023 年 12 月交付英特尔（来源：ASML 新闻稿）。该机台主要用于工艺开发、光刻胶验证和早期试产。吞吐量目标约 150–185 wph。
• EXE:5200（量产主力）：计划于 2025 年底或 2026 年推出，吞吐量提高至 220 wph，以接近传统 EUV 的经济指标。ASML 在 2022 年投资者日预计，2027–2028 年 High-NA EUV 年产能将提升到 10–15 台。

5.2 客户导入节奏

• 英特尔：最早、最积极的采用者，首台 EXE:5000 已在俄勒冈州 D1X 工厂装机，计划在 18A 节点（2025 年量产） 的后段 metal layer 等关键层率先应用 High-NA EUV。
• 三星电子：公开资料显示，三星已在 2024 年 下单并预期接收 High-NA 系统（多家媒体称第二台 EXE:5000 计划交付三星），目标在 SF2 及后续节点 导入，并用于未来 DRAM。
• 台积电：态度相对保守。在 2023–2024 年技术论坛上，台积电高管表示 N2 节点将沿用 0.33 NA EUV 加多重曝光，High-NA EUV 成本过高，暂不采用。预计 A16（1.6nm 级）或后续节点 才可能导入，时间点或在 2027–2028 年以后。
• 美光 / SK 海力士：DRAM 厂商也在评估 High-NA EUV 用于 1c nm 或更精细的 DRAM 节点，但公开时间表尚未明确。

5.3 更远未来：NA > 0.55？

学术界和 ASML 内部曾探讨过 0.7 NA 甚至更高 NA 的 EUV 光刻，但将面临更大的焦深缩减、场尺寸进一步减半以及天文数字般的成本。 公开资料未见 任何商业化的扩大 NA 路线图宣布。业界关注焦点更多转向高 NA EUV 的经济性优化、光刻胶创新以及 Chiplet / 3D 异构集成 等架构级替代路径。

6. 上游：核心部件与材料

High-NA EUV 供应链高度集中，很多环节为单一或极少数供应商。

• 投影物镜：德国蔡司（Carl Zeiss SMT） 独家供应。其制造涉及巨型高精度抛光设备、离子束修形及多层膜涂覆，产能扩张极其缓慢，直接决定 High-NA EUV 整机的年产上限。根据蔡司公开信息，其半导体光学部门近年持续大规模投资扩产，以满足 High-NA 订单。
• 光源：Cymer（ASML 子公司，美国） 是唯一量产级光源供应商，提供 >500 W 的 CO₂ 激光驱动锡滴等离子光源。Gigaphoton（日本） 拥有类似技术，但目前尚未成为 EUV 扫描光刻机的主供应商，其产品多用于掩模检测等。
• 工件台与测量系统：ASML 自行设计，工件台采用磁悬浮平面电机，运动精度亚纳米级。测量系统集成了干涉仪和光学对准传感，确保拼接曝光时的套刻精度达到 <1.5 nm（单机指标）。
• 光刻胶：主要供应商为 东京应化（TOK）、JSR、信越化学、杜邦 等。High-NA 推动金属氧化物资（MOR）光刻胶研发，多家已向客户送样。根据 2023–2024 年行业报道，英特尔、三星正与 JSR、东京应化等合作开发低缺陷、高灵敏度的新一代配方。
• 掩模及掩模基板：光掩模版集中于 Toppan、Photronics、DNP（大日本印刷），基板以 信越化学、AGC 为主。High-NA 对掩模的缺陷控制、反射率均匀性要求更高，催生了更昂贵的低缺陷掩模和更先进的掩模检测设备（如 Lasertec 的 EUV 图案化掩模检测系统）。
• 真空、气体与系统集成子部件：Edwards（真空泵）、Linde（特种气体）、VDL（精密框架） 等欧洲供应商深度参与，构成 ASML 的紧密合作生态。

上游的 高度技术和资本密集，使得每一条子产业链的产能扩张都是以数年计的长期周期，这也是全球半导体能力建设的最大瓶颈之一。

7. 下游：芯片制造使用场景

High-NA EUV 首先针对的是先进制程中的 关键光刻层，尤其是那些需要多重曝光的极细线条层，例如：

• 逻辑芯片：在 2nm 及以下 节点，像鳍式/GAA 晶体管栅极、局部互连的金属层等，可通过 High-NA 单次曝光替代原先的 EUV 双重或四重曝光，减少掩模数量，提升良率。台积电 N2、英特尔 18A/14A、三星 SF2/SF1.4 的路线图均指向这部分应用。
• DRAM 存储芯片：DRAM 的存储单元阵列对规则线条的分辨率要求极高。随着 1c nm（约 10–11 nm 级别）DRAM 的推进，三星、SK 海力士、美光已开始评估 High-NA EUV 替代现有 DUV + 多重曝光的可能性，以降低工艺复杂度和成本。
• 其他潜在领域：未来可能扩展至高性能计算芯片、AI 加速器等的 HBM 存储及 3D NAND 外围电路，但 High-NA 的高成本使其主要聚焦在 可以承受高折旧成本的高单价芯片 上。

下游应用的特点决定了 High-NA EUV 不会立刻大规模铺开，而是先由头部逻辑 IDM/代工厂在极少数产品的极少数层上使用，随着经济性改善再逐步扩大。

8. 受益公司

(本节仅描述产业受益逻辑，不构成任何投资建议)

• ASML（荷兰）：唯一集成商，掌握光刻机定价权，High-NA EUV 的每台 3.5 亿欧元以上售价将直接推高其营收。其垄断地位在可预见未来极难撼动。
• 蔡司 SMT（德国）：光学系统环节的独家供应商，与 ASML 深度绑定。High-NA 物镜价值量占整机成本比例进一步上升，蔡司半导体光学业务的长期增长由此奠定。
• Cymer（ASML 子公司）：光源技术持续升级，光源收入随整机出货量增长。
• 英特尔（美国）：作为 High-NA 的率先导入客户，有望在工艺开发上获得先发优势，争取在先进制程上追赶甚至领先台积电、三星。这不仅关乎技术地位，更直接影响其代工服务 (IFS) 的竞争力。
• 三星电子：积极采用 High-NA 以在逻辑和 DRAM 两大战线保持领先。
• 光刻胶与材料龙头：JSR、东京应化、信越化学、杜邦 等有望在新一代光刻胶切换中受益，获得更高附加值订单。
• 掩模及检测设备商：Toppan、Photronics、Lasertec 等将因 High-NA 对掩模品质和检测的更高要求而增长。

对中国大陆产业链而言，由于无法获取设备，短期无法直接在 High-NA 市场中受益；但该领域的持续进步对国内替代技术的紧迫性形成倒逼。

9. 市场规模

(以下数字均标明年份、口径和来源，部分为基于公开披露的合理推算)

• 出货量预测：ASML 在 2022 年投资者日披露，计划 2025 年 High-NA EUV 年交付约 5 台，到 2027–2028 年产能扩大至 10–15 台。另据公开报道，ASML 收到的 High-NA 意向订单截至 2023 年底已超过 10 台（包括英特尔、三星等）。
• 单台售价：ASML 投资者日 (2023) 表示 High-NA 系统售价将超过 3.5 亿欧元（含服务协议则更高）。以中期年产 10 台计，年收入规模将超过 35 亿欧元，大致相当于 ASML 2023 年 EUV 系统收入（约 61 亿欧元）的一半以上，成为新的增长支柱。
• 总市场规模 (TAM)：第三方机构如 SemiAnalysis、TechInsights 等预测，2025–2030 年全球 High-NA EUV 系统累计销售可能达到 50–100 亿欧元量级。但精确预测因客户导入进度和地缘政治不确定性较大，行业内缺乏统一共识。 公开资料未见 能够给出 2030 年精确市场规模的权威报告，上述推演仅供理解量级。
• 配套材料与服务市场：光刻胶、掩模、检测、维护服务的年度市场，预计将伴随装机量同步扩大。据日本材料厂商公开说明，仅 EUV 光刻胶市场在 2023 年已达到数亿美元级别，High-NA 将推动其价量齐升，但具体的市场值尚无统一口径。

需要注意的是，High-NA EUV 的高昂价格会进一步集中先进制程的参与者，总数很可能长期保持在 3–5 家客户 之内，其市场天花板受制于客户结构。

10. 玩家对比（逻辑芯片三巨头）

10.1 英特尔：激进导入，战略反超

英特尔是 High-NA EUV 最坚定的支持者。在 2021 年宣布 IDM 2.0 战略后，英特尔将 率先推出 High-NA EUV 支持的 18A 节点 作为超越台积电的关键。2023 年底首台 EXE:5000 到达俄勒冈州 D1X 厂，2024 年已开始组装调试。英特尔预计 2025 年实现 18A 量产，其中部分关键层使用 High-NA 单次曝光，有望在性能、功耗和密度上取得优势。

10.2 台积电：稳健务实，延迟导入

台积电一贯以经济性和良率优先。其 N2 节点（2025 量产）继续采用 0.33 NA EUV 加多重曝光与 GAA 晶体管。先进技术与制程部门主管在 2023 年技术研讨会中公开表示 High-NA EUV “太贵”，不合当前经济模型。台积电更可能在 A16 节点（预估 2027 年）或之后 才会小规模引入。这种差异反映了代工与 IDM 不同的商业考量：台积电必须为客户提供成本可接受的制程，因此更倾向通过设计技术协同优化（DTCO）和封装创新来弥补光刻分辨率。

10.3 三星：逻辑存储双线并行

三星在逻辑与存储两端都有导入意愿。三星 Foundry 的 SF2 节点原定 2025 年量产，规划后期加入 High-NA EUV。同时，三星 DRAM 部门对使用 High-NA 制造 1c nm 存储芯片高度关注。据韩国媒体报道，三星 2024 年接收了第二台 High-NA 系统，并计划在 2025 年开始研发应用。

综合来看，三大巨头的不同策略意味着 High-NA EUV 的采用不会是齐步走，而是有一段 2–3 年的差异窗口，这将直接塑造下一代制程的竞争格局。

11. 风险

11.1 技术与产能风险

High-NA EUV 的复杂度史无前例。光刻拼接技术能否在量产中长期保持 1.5 nm 的套刻精度，仍有待 24 小时连续运行验证。光源能否稳定输出 500 W 且延长锡碎屑管理周期，也是产能达标的关键。若吞吐量长期停滞在 150 wph 以下，经济性将大打折扣，可能导致客户推迟采用。

11.2 经济性风险

单台设备 3.5 亿欧元以上，加上配套的 Track、掩模、检测，建设一条完整的 High-NA 生产线投资将 数千亿元级别。只有极少数顶级逻辑芯片和 DRAM 产品能支撑如此高的折旧成本。这可能导致先进制程进一步寡头化，中小型芯片设计公司被边缘化，削弱半导体产业生态。

11.3 地缘政治与供应链割裂

美国和荷兰的出口管制已完全切断中国获取 EUV 的路径，未来 High-NA EUV 更不可能对中国销售。这不仅造成全球第二大芯片市场与最先进光刻技术的隔绝，也迫使 ASML 和上游供应商面临失去部分市场扩张空间的风险，并可能加速中国本土独立技术路径的投入，长期可能催生非 ASML 路线。

11.4 替代技术路径的不确定性

部分行业领袖和学者认为，继续在缩小光刻尺寸上烧钱可能并非最优解。Chiplet（芯片粒）技术、3D 异构集成、新型晶体管材料、光子计算 等方向正成为提升系统性能的替代方案。如果这些架构创新在 2025–2030 年间大放异彩，市场对最尖端光刻制程的依赖可能减少，从而影响 High-NA 的长期需求。

11.5 客户集中度风险

全球 High-NA EUV 潜在用户不会超过 5 家（英特尔、台积电、三星、SK 海力士、美光），且其中台积电目前态度消极。如果其中一两家客户推迟技术导入或转向其他方案，ASML 庞大的研发投入将面临回报期拉长。 公开资料未见 除上述五家以外的明确采购意向。

12. 误读纠偏

误读 1：High-NA EUV 能直接量产 2nm 以下所有芯片层 纠正：High-NA EUV 仅用于极少数关键光刻层，绝大多数层仍使用普通 EUV 或 DUV 光刻。整体工艺复杂度并不会因为 High-NA 而骤降。

误读 2：中国很快能造出 High-NA EUV 纠正：截至目前，公开资料未见 中国大陆任何企业或机构能制造 EUV 级别光刻机整机，更不用说 High-NA。国内公开路线图仍主攻 DUV 光刻机的量产和先进 DUV 浸润式（28nm 及以下）技术。High-NA 涉及的光学、光源、精密工件台等子系统，与全球顶尖水平存在代际差距，短期内难以弥合。

误读 3：High-NA EUV 将立即淘汰现有 EUV 纠正：0.33 NA EUV 仍是未来多年先进制造的主力，且仍在升级（如 NXE:4000F 提升产能）。High-NA 是补充而非替代，二者将长期共存，根据不同产品的光刻层需求搭配使用。

误读 4：只要有了 High-NA EUV，先进制程就唾手可得 纠正：光刻只是其中一个环节，还需要 GAA 晶体管工艺、先进材料、3D 封装等全套生态系统支持。即便拥有设备，没有成熟的工艺集成能力和设计生态，也无法获得性能优势。

误读 5：High-NA EUV 的产能可以弹性扩大 纠正：蔡司光学镜组的生产周期超过一年，ASML 的组装能力也需数年爬坡。供给弹性极低，不可大规模快速上量。

13. 最新事件（截至 2024 年三季度）

• 2023 年 12 月：ASML 宣布首台 High-NA EUV 原型机 (EXE:5000) 发运给英特尔。（来源：ASML 官网新闻稿）
• 2024 年 2 月：英特尔在其俄勒冈 D1X 工厂完成首台设备组装，并进入校准测试。
• 2024 年 4 月：ASML 表示已向第二位客户交付 High-NA EUV 系统，业界普遍推测客户为三星电子。（来源：ASML 2024 年 Q1 财报电话会及多家科技媒体）
• 2024 年 6 月：台积电技术论坛再次确认 N2 不使用 High-NA，但未明确排除在更远节点引入的可能。
• 2024 年 8 月：JSR 与三星宣布合作开发面向 High-NA 的金属氧化物光刻胶，计划在 2025 年进行工艺验证。
• 2024 年多季度：蔡司半导体光学部门报告新厂房建设和镜片产能扩张进展顺利，但“需求远超供给”。（来源：蔡司财务报告）
• 出口管制继续：2024 年荷兰政府对 ASML 的出口管制政策未见松动，中国大陆仍无法获取 EUV 系列设备，包括 High-NA。

14. 跟踪指标

对于希望长期跟踪 High-NA EUV 进展的产业观察者，建议关注以下可验证指标：

• ASML 季度订单及积压：关注 High-NA EUV 年度新签台数，目前 2024 年数据尚未完全披露，预计未来将单独披露或在高管解读中提及。
• EXE 系统发货与安装动态：ASML 会随时通过新闻稿公布关键交付里程碑。
• 蔡司半导体光学营收增长：通过蔡司公开年报，可窥见 High-NA 物镜交付节奏。
• 英特尔 18A 节点试产/量产公告：何时宣布使用 High-NA 曝光的关键层完成试产，以及性能参数。
• 三星 / 台积电官方技术论坛：关注其对 High-NA EUV 导入时间表表述的调整，从“不考虑”到“评估中”往往是先行信号。
• 光刻胶 / 掩模厂商送样与认证进度：JSR、东京应化等是否宣布 High-NA 专用产品通过客户认证。
• 行业会议论文及专利：SPIE Advanced Lithography 等顶级会议上，High-NA 相关论文数量和质量可以反映技术成熟度。
• 第二、第三设备客户的出现：若除英特尔、三星外，还有第三家（如台积电或存储厂）确认装机，标志着技术接受度再上一个台阶。

以上指标大部分为公开信息，可以通过科技媒体、公司官方渠道和研究机构获取。

15. 信源

本文核心信息综合自以下公开来源，供读者延伸阅读与交叉验证：

• ASML 官网：新闻稿（2023 年 12 月首台交付公告）、投资者日演示材料（2022 年 11 月），其中包含 High-NA EUV 出货规划、价格区间和产能计划。
• 蔡司（Carl Zeiss SMT）：半导体光学部门官网、财务年报中关于 EUV 物镜和 High-NA 产能投资的描述。
• 英特尔：Intel Accelerated 技术路线图（2021 年 7 月），以及 D1X 工厂相关的官方博客更新。
• 台积电：技术论坛演讲实录及媒体采访（2023 年 4 月、2024 年 6 月），关于 N2 制程和 High-NA 导入的公开表态。
• 三星电子：Foundry Forum 等活动的公开新闻。
• 光刻胶供应商：JSR、东京应化（TOK）官网新闻，涉及 High-NA 光刻胶开发合作。
• 行业研究机构：SemiAnalysis、TechInsights、IC Knowledge 等发布的技术和市场分析文章（需注意最后访问日期和信息时效性）。
• 科技媒体：AnandTech、Semiconductor Engineering、韩国 ET News、日本 Nikkei Asia 等，对 ASML、英特尔、三星等供应链的跟踪报道。

本文撰写时间截至 2024 年第三季度，此后产业进展请以各公司最新披露为准。

免责声明：本文内容仅为技术概念科普与信息梳理，不构成任何投资或技术决策建议。所有数据与表述均基于截至 2024 年第三季度的公开资料，行业技术发展与市场情况可能发生变化。