掩模写入（Mask Writing）

1. 3 秒看懂

掩模写入（Mask Writing）是用极细的电子束或激光束，在石英玻璃基板上逐点“画”出芯片电路图案的核心工艺。画好的掩模版就是光刻机的“底片”，其精度直接决定芯片上最小线宽能做到多纳米。它是整个半导体制造链条中最精密、也最慢的工序之一——写一套先进制程掩模版可能需要数周时间。

掩模写入处于 “chain-chip-core”中的 Chip 与 Core 之间：它是把芯片设计版图（GDSII 文件）转化为物理掩模版的桥梁，是连接设计（EDA/IP）与制造（Foundry/光刻）的咽喉环节。没有掩模写入，光刻机就没东西可印。

一句话总结：掩模写入决定了“你能造出多么精密的芯片”，是半导体制造精度的第一道物理关口。

2. 3 分钟产业解释

掩模写入的商业形态有两种模式：独立掩模厂（Mask Shop） 和 晶圆厂内部掩模部门（Captive Mask Shop）。前者承接外部设计公司的掩模订单，后者只为自家芯片生产服务。全球约 65% 的掩模版由独立掩模厂生产，但台积电、英特尔、三星这三大 IDM/Foundry 巨头都保留了自己的先进掩模产能（SEMI 2023 年报数据，以掩模版营收计）。

在 AI 产业链中，掩模写入位于设备与材料层级的上游关键节点。它的直接客户是晶圆厂，间接受益于 AI 芯片需求爆发——训练大模型所需的高性能 GPU（如 Nvidia H100/B100）、云端推理 ASIC（如 Google TPU）、以及相关 HBM 高带宽存储器，都需要大量高精度掩模版。据 SEMI 数据，2023 年全球半导体掩模版市场规模约为 52 亿美元，而 AI 相关芯片占比已从 2020 年的不到 10% 上升到 2023 年的接近 20%（来源：SEMI Mask Market Report 2024 Q1）。

这个行业的核心矛盾是 “精度 vs. 速度 vs. 成本”的三角冲突：

• 电子束写入精度最高（可达亚纳米级套刻精度），但速度极慢，一套 3nm EUV 掩模组的写入时间可能长达 200-300 小时；
• 激光直写速度快、成本低，但精度仅能覆盖 28nm 以上成熟制程；
• 多电子束技术试图打破这个瓶颈，但设备单价超过 3000 万美元，全球仅极少数客户能承受。

掩模写入的产业特征：高壁垒、重资产、强依赖头部供应商。电子束写入设备市场由日本 JEOL 和 NuFlare（东芝机械旗下）两强垄断，全球份额合计超过 90%（Frost & Sullivan 2023 年估算）。这一集中度甚至高于光刻机市场 EUV 被 ASML 独家垄断的程度。

3. 技术原理

掩模写入的核心任务，是将设计好的电路版图数据（Layout / GDSII 文件）转换为掩模基板上的物理图形。目前主流技术路线有三条：

3.1 电子束光刻（Electron Beam Lithography, EBL）

工作原理：电子枪发射高能电子束（通常 50-100 keV），在电磁透镜的聚焦和偏转系统控制下，逐点在涂有电子束敏感光刻胶（EB Resist）的石英基板上扫描曝光。电子束作用区域的光刻胶发生化学变化，经显影后形成图形，再经铬层蚀刻、去胶等步骤完成掩模版制造。

技术特点：

• 精度极限：电子波长（约 0.0037nm @100keV）远小于光波长，理论上不受衍射极限约束。当前最先进电子束设备可实现 2-5nm 线宽写入，套刻精度（Overlay）小于 1nm；
• 速度瓶颈：逐点扫描本质上串行加工，写入效率极低。以 300mm 晶圆对应的掩模版尺寸（约 152mm×152mm 有效面积）为例，单束电子束完成一套 3nm 制程掩模需数千小时累计写入时间；
• 邻近效应校正（Proximity Effect Correction, PEC）：电子在光刻胶和基板中散射会造成图形边缘模糊，必须通过算法对原始版图数据进行预畸变校正，写入精度越高的掩模，计算开销越大；
• 化学放大光刻胶（CAR）与多酸酯体系：为提高电子感度，近年业界开发了化学放大胶体系，但也带来分辨率-灵敏度-线边缘粗糙度（RLS）的三难权衡。

3.2 激光直写（Laser Direct Writing, LDW）

工作原理：利用紫外或深紫外（DUV）激光束，经声光调制器和物镜聚焦后，在涂有紫外光刻胶的掩模基板上扫描曝光。通常采用多光束并行或分层灰度曝光提升效率。

技术特点：

• 精度范围：常规激光直写分辨率在 0.5-2μm 级别，先进 DUV 激光直写可达到 90-130nm 特征尺寸，适用于 28nm 及以上制程掩模；
• 速度优势：激光功率更高，感光材料灵敏度更好，写入速度通常是电子束的 10-50 倍；
• 应用场景：显示面板掩模（FPD Mask）、封装基板掩模、成熟逻辑/模拟芯片掩模。

3.3 多电子束（Multi-Beam EBL）技术

技术逻辑：用数万甚至数十万束独立可控的微电子束阵列同时工作，变串行为并行，突破单束电子束的速度瓶颈。

代表方案：

• IMS Nanofabrication（奥地利，英特尔子公司）：采用可编程孔径板（APS）产生 26.2 万束电子束阵列，已推出 MBMW-301 系列，号称可将写入效率提升 10-50 倍（来源：IMS 2023 年产品白皮书）；
• NuFlare：基于半导体行业成熟的可变形状电子束（VSB）技术，推出多束方案，2023 年在 SPIE Advanced Lithography 公布 10 万束级原型数据；
• 技术难点：单束一致性（束间电流均匀性 < 2%）、数据路径传输带宽（需数 TB/s 级）、散热与电磁干扰管理。

3.4 掩模版制造全流程

掩模写入只是整个掩模制造流程中的一个核心步骤。完整流程为：

石英基板检验 → 铬层溅射 → 涂布光刻胶 → 烘烤 →
**掩模写入（EBL/LDW）** → 曝光后烘烤 → 显影 →
铬层蚀刻（干法/湿法） → 去胶 → 清洗 → 尺寸/缺陷检测 →
缺陷修复（聚焦离子束/激光） → 保护膜（Pellicle）贴装 → 终检出货

成本结构上，据 Photronics 2023 年年报披露，一颗 7nm EUV 掩模版的出厂价通常在 30-80 万美元，其中写入和检测相关成本占掩模总制造成本的 50% 以上。

4. 关键参数

掩模写入技术水平的评价维度多元，下表整理核心参数及对应含义：

参数陷阱说明：

• 线宽分辨率 ≠ 适用制程：标称能写 5nm 线不意味着能直接做 3nm 芯片掩模。实际适用能力需结合套刻精度、CD均匀性、缺陷率综合评估。
• Aerial Image CD 与 Mask CD 的区别：晶圆端看到的 CD 受光刻工艺放大/缩小关系影响，掩模端的 CD 控制标准通常需要是晶圆目标的约 1/4（来源：SIA/BCG 报告《The Semiconductor Supply Chain》, 2023）。
• 写入速度数据需注意技术代际与掩模复杂度：一套 3nm EUV 掩模组包含 40-60 层掩模版，按总面积计算再折算单价，不同厂商引用的“写入速度”基准可能不同，横向比较价值有限。

5. 技术路线

掩模写入行业正在经历从“单束缓慢精密雕刻”到“并行写、分层写、甚至无掩模写”的技术路线分化。

5.1 单束电子束（成熟主流）

• 技术现状：50keV 可变形状电子束（VSB）仍是量产主力，全球 90% 以上的先进制程掩模由 JEOL JBX 系列和 NuFlare EBM 系列完成；
• 演进方向：逐步提升加速电压（100-150keV）以改善横向散射、升级高速偏转系统、优化化学放大光刻胶配方；
• 局限性：写入速度提升已逼近物理极限（受限于光刻胶灵敏度和散热），单束技术天花板明显。

5.2 多电子束（前沿突破方向）

• 技术路线一：IMS 的“大面积并行方案”：以 APS 技术同时产生 26 万束电子束，适合先进制程的高密度图形。英特尔 2021 年全资收购 IMS 后加速推进商业化，ASML 也持有少量股权（ASML 2023 年报披露）；
• 技术路线二：NuFlare 的“VSB 多束方案”：保留 VSB 可调形状的优势（每个脉冲投射一个小矩形），并行 16-64 束，适合从成熟到先进的较宽制程范围；
• 路线难点：数据路径吞吐量需求极大——每套 3nm EUV 掩模数据量可达 1-3 PB，实时处理并驱动 26 万束写入需要专用超算级别硬件（IBM Research 2023 年公开论文估算）。

5.3 激光直写（成熟制程与平板显示专用）

• 技术升级路径：采用更短波长激光（257nm DUV）、多光束模组、更高 NA 的物镜；
• 与电子束的竞争边界：约 90nm-130nm CD 是当前激光直写的精度极限，28nm 节点以上的掩模是激光的明确市场，28nm 以下则必须使用电子束。这个边界正随激光技术改进而缓慢下移。

5.4 无掩模光刻（远期颠覆性路线）

• 基于 EBL 的无掩模方案：直接在晶圆上用电子束曝光，省去掩模版。奥地利 IMS 和荷兰 MAPPER 曾是主要推动者；
• 基于 EUV 干涉/全息技术：利用 EUV 干涉产生周期图形，不依赖掩模；
• 现状判断：所有无掩模方案在 2024 年仍处于实验或小众应用，无法替代掩模版的中间信息固化与复用价值。至少在 2030 年之前，掩模写入不会被颠覆（参见 IMEC 2023 年公开技术路线图判断）。

5.5 AI/ML 辅助写入技术

• 应用场景：利用深度学习进行邻近效应校正（PEC）、光学邻近校正（OPC）数据生成、CD 均匀性预测与控制；
• 代表进展：台积电与 NuFlare 联合开发 AI 驱动的实时束流控制算法；D2S（美国 EDA 公司）推出基于 GPU 加速的逆光刻（ILT）掩模计算平台，可大幅缩短复杂掩模数据准备时间。

6. 上游

掩模写入的产业链上游，涵盖从核心零部件到关键材料的多个细分环节。以下按环节分类说明：

6.1 核心零部件/子系统

深层风险点：电子枪阴极材料（通常是 LaB6 或 ZrO/W）和栅极精度直接影响束斑尺寸和稳定性。中国在电子光学的学术积累（如中科院电工所电子束方向、北京大学电子光学组）有一定基础，但商业电子束写入装置所需的长寿命、高稳定度阴极以及亚纳米级栅极加工仍是量产短板。

6.2 关键材料

材料维度的“卡脖子”洞察：相比于光刻胶被市场频繁提及，掩模基板的垄断程度更严重且关注度更低。一块 6 英寸石英掩模基板的平整度要求达数十纳米级别，材料内部分布均匀性要求极致，全球几乎只有日本 Hoya 和 AGC 能稳定量产 EUV 级别掩模基板。中国材料的研发主要在沙索丰（SOF，石英基板）和东旭光电等，但主要集中在平板显示掩模领域，先进逻辑掩模基板仍依赖进口。

6.3 检测与修复设备

掩模质量检测设备是掩模写入业务的“质量判官”，与写入设备本身同等重要：

• 掩模缺陷检测：KLA（美）与 Lasertec（日）在先进掩模检测市场高度垄断。Lasertec 尤其受益于 EUV 掩模检测采用更短波长光源（193nm 及以下）的需求，其 2023 年半导体业务营收同比增长约 130%（Lasertec 2023 年度财报）；
• 掩模缺陷修复：聚焦离子束（FIB）修复设备主要由 Carl Zeiss 和 Hitachi High-Tech 提供，电子束诱导沉积修复方案亦有应用。

7. 下游

掩模写入的下游是掩模版的使用者，其需求结构直接决定了掩模写入产业的产能布局和技术演进节奏。

7.1 按客户类型划分

7.2 AI 芯片驱动的增量需求

AI 芯片对掩模写入的需求有其特殊性：

• 面积大：训练 GPU/TPU 芯片裸片面积常超过 600mm²（如 Nvidia H100 ~814mm²），远大于传统 SoC。大尺寸芯片需要更多的拼接掩模处理能力；
• HBM 拉动：HBM3/3E 堆叠芯片需要极精密的 TSV（硅通孔）层和微凸点掩模，对套刻精度和 CD 均匀性要求严苛；
• 设计迭代快：AI 芯片架构 12-18 个月更新一代，掩模组需求频繁。2023 年全球新建半导体掩模产能投资中，AI/加速计算相关占比显著提升（参见：SEMI Mask Industry Assessment 2023）。

8. 受益公司

以下梳理主要在公开市场可追溯的掩模写入相关公司，不构成任何投资建议，仅作为产业格局的记录。

8.1 设备制造商

8.2 掩模版制造商

8.3 晶圆厂内部掩模部门（Captive）

这部分产能不以独立营收形式出现，但规模庞大：

• 台积电：全球最大先进掩模产能的内部拥有者。据台积电 2023 Business Review 披露，其内部掩模产能每月可生产超过 5000 片掩模版；
• 英特尔：EUV 掩模产能配合其 18A/20A 节点布局，并通过收购 IMS 完成了对多束写入技术的垂直整合；
• 三星：同时拥有内部掩模产能并向 Photronics/PKL 外购。

9. 市场规模

9.1 全球掩模版市场

根据 SEMI 和多家研究机构的数据：

9.2 设备市场

掩模写入设备本身市场规模远小于掩模版（高单台价值、低销量）：

• 据 The Information Network（2023），全球电子束光刻（含掩模写入 + 研发直写等）设备市场约为 $1.5-2.0 亿美元/年（台数约 30-50 台）；
• 多束电子束设备未来放量后，单台售价在 $3000-4000 万美元级别，若年出货 5-10 台，即新增 1.5-4 亿美元市场；
• 激光直写掩模设备市场相对更大，受益于平板显示和先进封装需求，全球年出货约 100-150 台（Heidelberg、ORC、SCREEN 等参与竞争）。

9.3 AI 相关细分增量

公开资料尚无“AI 掩模市场”的精确独立统计，但可从间接口径推算：

• 逻辑先进制程掩模占比：2023 年全球 ≤7nm 掩模需求占掩模总市场约 30-35%（以营收计），其中 AI 相关 GPU/ASIC/FPGA 是主要用户之一（参考：IBS 2023 年制程分布分析）；
• HBM 专用掩模：HBM 芯片需要额外的 TSV 和微凸块层掩模，据 TrendForce 2023 年报告，HBM 出货量预计 2023-2027 年 CAGR 超过 40%，直接拉动高精度掩模需求；
• 国内 AI 芯片掩模增量：国产 GPU/NPU（如华为昇腾、寒武纪）的流片与量产，推动国内先进制程掩模需求增长。但受限于制造端（SMIC 先进产能、美国出口管制），其释放节奏存在不确定性。

10. 玩家对比

10.1 电子束掩模写入设备：JEOL vs. NuFlare

这两家公司的竞争态势，集中反映了掩模写入设备市场的寡占特征。

注意：IMS 虽然掌握革命性的 26 万束技术，但目前产品产能尚未大规模上量验证；其竞争影响有待 2024-2025 年评估。

10.2 独立掩模厂：Photronics vs. DNP vs. Toppan

10.3 AI 受益差异性分析

• 多束写入设备：当 AI 芯片设计复杂度进一步提升（多裸片集成、更大面积），多束技术因其并行能力可能获得更大的边际受益；
• EUV 掩模生产：3nm/2nm 节点每片晶圆的 EUV 光刻层数持续增加（目前约 20+ 层 EUV 层/芯片），直接增加 EUV 掩模需求，这有利于已建立 EUV 掩模产能的独立掩模厂和自建产能的晶圆厂；
• 先进封装掩模：AI 芯片大量使用 Chiplet/CoWoS/EMIB 等先进封装，新增 RDL 层、微凸块层的掩模需求，对激光直写和高精度电子束掩模均有拉动。

11. 风险

11.1 地缘政治与技术管制风险

出口管制对掩模写入的影响有“滞后暴露”特征：

• 当前全球主流的掩模写入设备（JEOL/NuFlare 电子束设备）均系日本制造。日本自 2023 年 7 月起实施半导体设备出口管制，但将掩模写入设备和掩模基板列入管制清单（日本经济产业省 2023 年 5 月公告）；
• 2023 年美国对中国先进制程芯片制造的限制已明确包含掩模相关技术。据 BIS 2023 年 10 月规则更新，将 7nm 及以下节点相关掩模制程也被纳入限制范围；
• 风险场景：中国厂商如无法获取先进掩模（尤其是 EUV 掩模），则即使拥有 DUV 光刻机也无法量产 7nm 以下芯片——限制掩模比限制光刻机更“省力”的打击路径；
• 中国本土替代风险：国内掩模写入设备目前无法覆盖 14nm 以下制程（公开资料未见可商业化的 ≤28nm 电子束掩模写入设备），技术差距估计在 8-10 年。

11.2 技术路线风险

• 多束技术的“死亡谷”：从原型验证到大规模量产 HVM（高量产）的跨越充满不确定性。ASML 的 EUV 从首个原型到 HVM 花了 15 年，多束写入可能也需要 5-8 年才能成为主力方案；
• EUV 光刻缩减掩模层数的可能性：随着 High-NA EUV（0.55 NA）光刻机的引入，单片晶圆需要的 EUV 掩模层可能减少（分辨率提升可合并原先两步曝光的层），这对掩模数量总量产生负面影响；
• 计算光刻的颠覆性：Nvidia cuLitho 等 GPU 加速逆光刻技术平台，可使掩模数据制备时间从数周压缩到数天，但这可能降低对超高精度写入的需求（算法可补偿部分物理误差），也可能增加写入数据处理能力的重要性。

11.3 产业周期风险

• 掩模业务高度顺周期：2023 年下半年半导体周期触底，掩模厂 Photronics 在 FY2023 的 Q4 收入环比下滑 5%，反映了周期性压力；
• 中国市场产能扩张（如 SMIC 新厂、华虹新线）拉动掩模需求，但美国出口管制若进一步收紧，可能导致产能建设延迟，产生“需求预期落空”风险。

11.4 成本与盈利能力风险

• 一套 3nm 掩模组制造成本高达 2000-5000 万美元（含设计数据处理），已接近部分 AI 设计公司的单次流片预算上限；
• 若未来 Chiplet 技术使每颗芯片需要更多掩模组（不同裸片+互联层），总成本可能进一步上升，压制 AI 芯片的创新活跃度。

免责声明：以上风险分析基于公开信息推演，不构成对任何公司或技术方案的确定性判断。产业演进存在多重可能性。

12. 误读纠偏

在掩模写入的概念理解中，存在以下常见的模糊和误读：

12.1 “掩模写入就是光刻”

正确理解：掩模写入是光刻的前置工序，而不是光刻本身。掩模写入在掩模厂完成，制造掩模版；光刻在晶圆厂（Fab）完成，用掩模版在晶圆上曝光图形。两者的核心差异是同为光刻技术，但对象不同（掩模版 vs. 晶圆）、设备不同（电子束/激光写入 vs. DUV/EUV 光刻机）。

12.2 “中国在掩模写入方面完全空白”

正确理解：中国在 中低端掩模（≥ 28nm）的制造和部分激光直写设备方面已有一定能力。中电科风华、无锡中微掩模等可量产成熟制程掩模版。真正的短板是 ≤14nm 先进制程的电子束写入设备和 EUV 掩模的整套能力，这两方面国产化率确实极低（接近于零），但并非所有掩模相关环节都是空白。

12.3 “EUV 光刻不用掩模”

正确理解：EUV 光刻仍然需要掩模版，而且是要求更高的反射式多层掩模（EUV Mask）。这种掩模由 40-80 层 Mo/Si 反射膜构成，制造难度远大于传统的透射式掩模。EUV 掩模的制造工艺复杂度是 DUV 掩模的数倍，对写入、检测、修复的全流程能力要求全面升级。所谓“无掩模光刻”是另一条完全不同的技术路线，并非 EUV 的特征。

12.4 “多束电子束设备出来，传统掩模写入就被淘汰了”

正确理解：这是一个典型的新旧技术关系简化误读。多束电子束技术旨在提升先进制程掩模的写入效率，它进入的是替代单束电子束的高端市场，而不是颠覆整个掩模写入逻辑。激光直写在中低端掩模和面板掩模领域，因成本和速度仍有优势，短期内不会被电子束完全取代。即便技术替代发生，受益的仍是拥有多束技术积累的同一批日美厂商。

12.5 “掩模版是光刻机的简单易耗品，供应不会有问题”

正确理解：掩模版的供应比多数认知要脆弱得多。一套先进制程掩模组的生产周期长达 2-4 个月，全球可生产 7nm EUV 掩模的产能高度集中在日美和中国台湾少数几家工厂。一旦发生地缘冲突或重大供应链中断，掩模替代光刻机而成为“卡脖子”第一环节的概率不低。2022 年以来欧美日的半导体供应链韧性报告中，掩模版已被列为与硅片同级的关键脆弱点（参见 EU Chips Act 背景分析文件）。

13. 最新事件

以下为 2023-2024 年与掩模写入直接相关的重要行业动态（截至 2024 年 7 月）：

13.1 英特尔/IMS 多束写入设备估值跳升

• 2023 年 6 月：英特尔以约 43 亿美元对价将 IMS 约 20% 股权出售给 Bain Capital 和 TSMC（分别持有约 10%），对应 IMS 估值约 87 亿美元，较英特尔 2021 年收购对价（约 43 亿美元收购剩余 61% 股权，对应 IMS 总估值约 70 亿美元）大幅提升；
• 信号意义：资本对多束写入技术的商业化前景给出极高溢价，台积电入股强化了主流晶圆厂对该技术路线的信心。

13.2 日本出口管制覆盖掩模设备与材料

• 2023 年 5 月：日本经济产业省公布外汇令修正案，将先进半导体制造设备列入管制对象，其中明确列入“用于掩模制造的电子束曝光设备”和“掩模基板”（石英掩模基板、EUV 用多层反射掩模基板）。该管制于 2023 年 7 月 23 日生效；
• 影响：中国芯片制造企业从日本获取先进掩模写入设备和关键掩模基板的难度加大，需经个案审批。

13.3 Photronics 中国厦门厂战略调整

• 2023 年：Photronics 在 FY2023 年报中表示，将继续通过其位于厦门的合资企业服务中国市场，但将业务范围聚焦于“非先进制程”（公司口径指 28nm 及以上）掩模，以避免出口管制风险；
• 背景：美国政府对中国先进制程芯片的持续打压，已直接塑造国际掩模厂的业务边界选择。

13.4 NuFlare 多束原型数据公开

• 2023 年 2 月（SPIE Advanced Lithography + Patterning）：NuFlare 发表论文，首次公开其 10 万束级电子束写入系统原型的关键性能数据，包括束流均匀性、数据路径架构和首次硅验证结果；
• 意义：表明除了 IMS 的 26 万束路线外，行业第二方案也在接近实用化阶段。

13.5 中国本土掩模扩产

• 2023-2024 年：国内多个掩模扩产项目持续推进，包括中电科在无锡/上海的掩模产线升级、以及地方国资主导的先进掩模产线规划。深圳方正微电子亦有掩模相关投入（公开报道，具体产能数据未详）；
• 现实制约：上述扩产仍主要为 28nm 及以上制程服务。14nm 及以下掩模国产能力未见量产报道。

13.6 EUV Pellicle 良率突破

• 2023 年 11 月：Mitsui Chemical 宣布其 EUV Pellicle 量产良率达到目标水平，可支持 3nm 及以下节点大批量需求；
• 关联性：EUV Pellicle 是 EUV 掩模产业链的关键耗材。其良率突破降低了 EUV 掩模制造的综合成本。

14. 跟踪指标

要对掩模写入行业的景气度和竞争格局保持跟踪，建议关注以下维度和具体指标：

14.1 需求端指标

14.2 供给端指标

14.3 技术进度指标