存储单元

1. 3 秒看懂

存储单元（Memory Cell）是存储芯片中可记录 1 比特（或多比特）信息的最小电路/器件结构。无论 SRAM、DRAM、NAND Flash，还是 MRAM、ReRAM 等新型非易失存储，存储单元的设计和工艺直接决定了整个存储系统的速度、密度、功耗与成本物理极限。

2. 3 分钟产业解释

存储器层级（缓存-主存-非易失存储）的根本差异源于存储单元的实现方式：

• SRAM 单元：由 6 个晶体管组成交叉耦合锁存器，读出速度快至亚纳秒级，但单元面积大（~120 F²），主要用于 CPU/GPU/SoC 的最内层缓存。
• DRAM 单元：1 个晶体管 + 1 个电容（1T1C），单元面积约 6 F²，速度在 10–30 ns 量级，需定期刷新保持数据，是主内存的绝对主力。
• NAND Flash 单元：基于浮栅或电荷俘获层存储电荷，单层单元面积可低至 4 F²，通过多级存储（MLC/TLC/QLC）进一步压低每比特成本，但写操作须以块擦除，读以页为单位，耐久度有限，主导 SSD 和移动存储。
• 新型非易失存储单元：STT-MRAM（磁隧道结）、ReRAM（电阻转变）、PCM（相变材料）等，力求在速度、功耗和耐久度上填补 DRAM 与 NAND 之间的空白，并支持存内计算等新范式。

产业竞争的本质就是在给定工艺节点下，用更小的单元面积（折合 F²）、更低的漏电和刷新功耗、更快的读写速度、以及更低的单比特成本去占领市场。3D NAND 垂直堆叠技术的普及，本质上是在单元物理尺寸微缩趋于极限后，以立体化实现比特密度持续翻倍。

3. 技术原理

3.1 SRAM 单元（6T 结构）

由两个反相器交叉耦合构成双稳态节点 Q 和 Q̅，两个存取晶体管经字线 WL 连接到位线对 BL/BL̅。 读操作：位线对被预充到 VDD，WL 打开后存储节点与位线间形成微小差分电压，灵敏放大器检测并输出。 写操作：位线对被强制驱动到目标电平，WL 导通后迫使锁存器翻转。 关键微观指标：

• 静态噪声容限（SNM）：决定读出时单元免遭误翻转的电压裕度，对工艺波动极为敏感。
• 漏电功耗：大单元面积导致待机漏电累积，大容量 SRAM 的静态功耗可能高于同容量 DRAM 自刷新功耗。
• 单元面积：标准 6T 约 120 F²；双端口用 8T；5T 方案面积更小但工艺与设计裕度苛刻。

3.2 DRAM 单元（1T1C）

一个 NMOS 存取晶体管与一个深沟槽或堆叠式电容器串联。 写入：字线打开，位线电压对电容器充电，存储电荷量对应逻辑值。 读取：位线预充到 VDD/2，字线打开后电荷共享引起位线电压微小偏移，灵敏放大器与参考单元比较后输出，属破坏性读出，需立即回写。 刷新：电容器漏电致使电荷流失，标准保持时间约 64 ms（JEDEC 规范），因此须以行为单位周期性读出并重写。 微缩挑战：

• 电容值须维持在 25–35 fF 以保证足够读出裕度，于是深宽比快速攀升，高深宽比刻蚀和均匀高 K 介质（如 ZrO₂/Al₂O₃ 叠层）沉积成为制造瓶颈。
• 单元尺寸从 8F² 演进至 6F²，甚至部分引入 4F² 架构实验，但可制造性和噪声问题仍待解决。

3.3 NAND Flash 单元（浮栅 / CTF）

早期平面 NAND 采用浮栅（导电多晶硅）存储电子，通过 F-N 隧穿或沟道热电子注入写/擦除。当前 3D NAND 主流为电荷俘获闪存（CTF）：以绝缘的氮化硅层替代浮栅，电荷被分立俘获于缺陷中，不易横向逃逸，因此擦写耐久度和可靠度更高，也更能适应垂直堆叠。 单元串联与立体化：单元串联成 NAND 串，垂直通道贯穿数十乃至数百层栅极，极大提高密度。 多值存储：精细控制存储层电荷量，划分 2ⁿ 个阈值电压区间。TLC（8 状态）需要极高精度的增量步进脉冲编程，且必须配套强大的 LDPC ECC。 擦除与耐久度：以块为单位整体擦除，导致写放大和耐久度下降，TLC 擦写次数通常仅 10³–10⁴ 次（JEDEC 规范）。

3.4 新型非易失存储单元

• STT-MRAM：核心为磁性隧道结（MTJ），自由层磁矩方向与钉扎层平行/反平行对应低/高电阻，分别代表 0/1。写入通过自旋转移矩电流翻转自由层，读出即测量电阻。挑战在于写入电流密度极高，隧道结的可靠性、热稳定性与面积缩放仍需平衡。
• ReRAM：金属-绝缘体-金属（MIM）结构中，通过电场驱动氧空位或金属离子迁移形成/断裂导电细丝，实现高低阻态切换。单元面积可至 4F²，且可多层堆叠，天然适合存内计算。主要问题为阻值离散度大，循环耐久度约 10⁵–10⁹ 次。
• PCM：以 GeSbTe 等相变材料在非晶（高阻）与晶态（低阻）间热致可逆切换。速度接近 DRAM 读取，但复位电流大，相邻单元间的热串扰是集成难题。Intel 3D XPoint 即为基于 PCM 的一种商业实现，但已停止产品线。

4. 关键参数

• 单元面积（F²）：以特征尺寸 F 的正方形倍数表示，是决定芯片总成本最基础的指标。
• 读写延迟：从命令发出到数据有效的总时间，直接影响系统吞吐及内存带宽。
• 能耗/比特：包括字线/位线充放电动态功耗、刷新功耗（DRAM）、漏电功耗（SRAM）及编程/擦除功耗（NAND/新型 NVM），是数据中心 TCO 的关键因子。
• 耐久度（Endurance）：可承受的擦写/循环次数。对 NAND 而言，TLC/QLC 的耐久度约为 10³–10⁴ 次，SLC 可达 10⁵ 次；STT-MRAM 可达 10¹² 次以上，适合频繁写入场景。
• 数据保持时间（Retention）：断电后数据有效的时长。NAND Flash 在 JEDEC 标准温度下标称 10 年，高温下显著缩短，需 ECC 和定期刷新。DRAM 刷新间隔 64 ms，SRAM 断电即失。
• 抗干扰能力：单元间浮栅耦合、相邻字/位线串扰、读扰动和写扰动的敏感度，决定原始误码率（RBER）及所需 ECC 开销。
• 存储窗口/阻值比：对于新型非易失存储，开/关态电阻比（或阈值电压窗宽）直接影响读出判决裕度与多值存储可行性。

5. 技术路线

5.1 DRAM 路线

• 1x nm / 1y nm / 1z nm 至 1α / 1β / 1γ nm：三星、SK 海力士、美光进入 1β nm（约 12–14 nm 等效）并推进 1γ nm，EUV 逐步用于关键层。
• 电容技术：高 K 介质（ZrO₂/Al₂O₃/HfO₂ 叠层），MIM 电容，高深宽比沟槽刻蚀与无损伤清洗是制造核心。
• 3D DRAM 探索：垂直沟道晶体管（VCT）或堆叠电容结构处于早期研究阶段，如垂直通道阵列晶体管（VCAT），目标实现 4F² 等效单元面积。

5.2 NAND Flash 路线

• 3D NAND 层数竞赛：2023 年主流约 200–230 层（美光 232 层、SK 海力士 238 层、三星 236 层），各厂向 300+ 层（三星 290+ 层、SK 海力士 321 层、铠侠/西部数据 218 层及 300+ 层路线）演进。
• 结构演进：由浮栅转向 CTF；CMOS 控制电路与存储阵列分离键合（如长江存储 Xtacking，铠侠/西部数据 CBA 架构），提高并行度和生产效率。
• 多值存储进阶：QLC 已大规模出货，PLC（5 比特/单元）在研发中，对阈值电压精度和 ECC 要求急剧升高。

5.3 新型非易失存储路线

• 嵌入式 MRAM：22nm/28nm 车规 MCU 中已经量产，替代 eFlash；16nm/12nm 工艺节点验证进行中，主要供应商包括台积电、三星、格芯、恩智浦等。
• ReRAM 与 PCM：存内计算（PIM）与 AI 加速器厂积极评估，以结构简单、可堆叠的优势吸引关注，但耐久度与一致性仍需突破。
• FeRAM（铁电存储器）：基于 HfO₂ 基铁电材料的 FeFET 和 FeRAM 单元研究活跃，低功耗、高耐久、兼容 CMOS 工艺，被视为嵌入式 NVM 的潜力候选。

5.4 技术路线对比量化表

以下数据为基于行业公开论文和厂商披露的典型参数范围，具体取值因工艺代次与产品族而异。

6. 上游

6.1 材料

• 高纯硅片：12 英寸抛光/外延片是主流，主要供应商信越化学、SUMCO、世创（Siltronic），三家合占全球约 70%（据 SEMI 2023 年数据，口径为按面积计算的市场份额）。
• 高 K 与金属前驱体：DRAM 电容用 ZrO₂、Al₂O₃、HfO₂ 与 TiN、TaN 电极材料，主要供应商包括默克（Merck）、ADEKA、三星 SDI、优美科等。
• 特种气体：刻蚀与沉积用含氟气体（NF₃、CF₄ 等）、前驱体气体（三甲基硅烷等），由林德、空气化工、SK Specialty 等供应。
• 靶材与磁性材料：PCM 用 GeSbTe、MRAM 用 CoFeB/MgO 多层膜，由 JX 金属、东曹、Honeywell 等提供。

6.2 设备

• 光刻机：DUV（ArF 浸没）和 EUV（NXE:3400/3800 系列）用于关键层，ASML 处于垄断地位。
• 刻蚀机：高深宽比电容刻蚀（DRAM）、3D NAND 通道孔和狭缝刻蚀，主要供应商泛林（Lam Research）、东京电子（TEL）、应用材料（Applied Materials）。
• 薄膜沉积：ALD（高 K、界面层）、CVD（硬掩模、填充）设备由应用材料、泛林、东京电子主导。
• 量测检测：KLA、应材、日立高科等提供 OVL、CD-SEM、缺陷检测系统。

6.3 EDA 与 IP

SRAM 编译器、DRAM 阵列设计套件、NAND 控制器 PHY IP 和纠错算法 IP，由 Cadence、Synopsys、美高森美（Microchip/PMC）、Rambus 等提供。

7. 下游

• 存储芯片与模组：DRAM 颗粒/模组（DDR5、LPDDR5X、HBM）、NAND/NVMe SSD、eMMC/UFS 闪存。主要终端为服务器、PC、智能手机、汽车、工业控制。
• 嵌入式集成：SoC 高速缓存用 SRAM；MCU/PMIC 用嵌入式 NVM（eFlash、MRAM、ReRAM 等）。
• 系统与云服务：超大规模数据中心（Hyperscaler）对 HBM 和 QLC SSD 需求庞大，AI 训练/推理集群催生近存计算和存内计算架构。
• 特殊应用：宇航级抗辐射存储、极端温度环境用铁电/磁存储器等。

8. 受益公司

本节仅客观描述产业链各环节参与者及其技术地位，不构成任何投资建议。

• DRAM 原厂：三星电子（1β nm DRAM 量产，HBM3E 出货），SK 海力士（HBM3/3E 高份额，238 层 4D NAND，1βnm DRAM），美光（1β nm DRAM、232 层 NAND，HBM3E 通过英伟达认证），长鑫存储（DDR4/LPDDR4X 量产，LPDDR5 推进中）。
• NAND 原厂：三星（V-NAND，236 层 V8），铠侠/西部数据（BiCS FLASH，218 层，300+ 层路线），SK 海力士/Solidigm（238 层 4D NAND），美光（232 层 3D NAND），长江存储（Xtacking 3D NAND，232 层已发布，截至 2023 年下半年全球份额约 3–4%，据 TrendForce 2023Q3 数据）。
• 设备厂商：ASML、应用材料、泛林、东京电子、KLA 等，在制程微缩和 3D 堆叠升级中受益于高资本开支。
• 材料与硅片：信越化学、SUMCO、世创、默克、ADEKA 等伴随晶圆产能扩张而成长。
• 嵌入式 NVM 代工厂/IP 供应商：台积电（MRAM/ReRAM IP 在 22nm 等节点提供），格芯（MRAM 车规工艺），三星（eMRAM），Everspin（独立 MRAM 产品）。
• 模组与系统：金士顿、威刚、Solidigm SSD、西数/铠侠 SSD（消费级与企业级）、宜鼎（工控存储）、MemVerge（存内计算软件定义内存）等。

9. 市场规模

• 全球存储芯片总体：据 Gartner 2024 年 1 月发布报告，2023 年全球存储器市场收入约为 890 亿美元，同比下降约 38%，DRAM 约占 480 亿美元，NAND 闪存约占 360 亿美元，其余为 NOR Flash 及特种存储器。
• DRAM 市场：2023 年受服务器和手机需求疲软影响大幅下滑，2024 年随着 HBM 需求拉动和行业补库反弹，TrendForce 预计 2024 年 DRAM 市场收入将回升至约 780 亿美元。份额方面（2023 Q4，TrendForce）：三星约 45.7%，SK 海力士约 31.8%，美光约 19.0%，南亚科技、华邦电等占剩余约 3.5%。
• NAND Flash 市场：2023 年收入约 360 亿美元（Gartner），TrendForce 数据显示 2023 Q4 三星市占约 36.3%，SK 海力士+Solidigm 约 21.5%，铠侠约 17.2%，西部数据约 14.6%，美光约 10.3%，长江存储约 3.4%。
• 新型非易失存储市场：据 Yole Intelligence 2023 年报告，2022 年新型 NVM（MRAM、ReRAM、PCM、FeRAM）市场约 10 亿美元，主要用于嵌入式汽车与工业芯片，预计 2028 年达约 35 亿美元（CAGR 约 23%），MRAM 和 ReRAM 占比逐步提升。
• HBM 细分：2023 年 HBM 市场约 22 亿美元，TrendForce 预估 2024 年将增至约 89 亿美元，占 DRAM 总收入的 11% 以上，SK 海力士与三星份额领先，美光加速追赶。

注：以上市场规模和份额数据皆指明统计口径（Gartner、Yole、TrendForce）及具体季度/年份，未标注具体数字的领域如无公开权威来源则标明“公开资料未见明确统一统计”。

10. 玩家对比

10.1 DRAM 阵营（2023–2024 节点）

10.2 NAND 阵营（2023–2024 层数）

10.3 新型 NVM

• 台积电：22nm MRAM/ReRAM 宏 IP，面向车用 MCU。
• 三星：28nm eMRAM 量产，ReRAM 存内计算原型。
• 格芯：22FDX 平台 eMRAM，车用级。
• Everspin：独立 MRAM 产品，1Gb STT-MRAM。
• Rambus：MRAM 控制器 IP。

以上节点和产品信息来自厂商 2023–2024 年公开新闻稿和 ISSCC/IEDM 论文，具体产能与良率数据多属商业机密，公开资料未见详细披露。

11. 风险

• 强周期性与价格波动：存储器行业受全球供需影响巨大，原厂资本开支集中上量时常导致产能过剩，价格剧烈下行，导致企业盈利大幅波动。
• 技术路径不确定性：3D DRAM 的量产实现尚无明确时间表；PLC NAND 面临阈值电压窗口狭窄与寿命急剧下降的挑战；新型 NVM 的耐久度与一致性长期未见颠覆性突破。
• 地缘政治与贸易限制：美国对华出口管制限制先进 DRAM（18nm 以下）与 NAND（128 层以上）设备/技术转移，影响中国存储厂的扩产与技术追赶；同时关键设备（EUV）供应集中，全球供应链脆弱。
• 工艺微缩极限与成本上升：DRAM 电容器高深宽比加工复杂，EUV 光刻成本高昂，3D NAND 层数增加带来蚀刻深度和应力控制等新难题，每次节点升级的边际成本降低幅度递减。
• 替代架构侵蚀：CXL 互连、内存池化、持久内存等系统架构变革可能改变 DRAM 与 NAND 的大量独立使用场景；部分端侧 AI 推理任务可能减少对大型存储子系统的依赖。
• 环境与能耗监管：数据中心 PUE 要求日趋严格，高功耗的 DRAM 刷新和 NAND 写入放大面临能效优化压力。

12. 误读纠偏

• 误读 1：“SRAM 是‘静态’RAM，不需要刷新，功耗最低” 纠偏：SRAM 虽不需要动态刷新，但大单元面积导致庞大的漏电功率，典型大容量 SRAM 的静态功耗甚至高于同等容量 DRAM 自刷新功耗。
• 误读 2：“NAND Flash 单元通过电荷存储，数据可以永久保存” 纠偏：浮栅或电荷俘获层中的电子会缓慢泄漏，JEDEC 标准温度下标称数据保持为 10 年。高温下漏电加速，实际系统依赖 ECC 和定期读刷新来保障可靠性。
• 误读 3：“QLC NAND 寿命太短，完全不可靠” 纠偏：在先进 LDPC 纠错、磨损均衡、以及适当预留空间下，消费级 QLC SSD 的写入寿命已可满足日常桌面和笔记本数年使用，同时 QLC 在企业读密集场景中优势明显，并非一概不可用。
• 误读 4：“新型 NVM（如 MRAM）马上就能取代 DRAM” 纠偏：MRAM 读写速度已接近 DRAM，但容量密度、成本和写入功耗等方面与 DRAM 仍有数量级差距，短期内主存地位难以撼动，更可能替代部分 eFlash 或作为持久内存的补充。

13. 最新事件

• AI 引爆 HBM 需求（2023–2024）：英伟达 H100/H200 带动 HBM3/HBM3E 需求急增，SK 海力士 2024 年 3 月宣布量产 12 层 HBM3E，美光 2024 年 2 月宣布 HBM3E 通过英伟达认证并开始出货，三星持续推进 HBM3E Shinebolt。
• 3D NAND 新世代：2023 年美光量产 232 层，SK 海力士量产 238 层；2024 年铠侠/西部数据 218 层 BiCS8 推进；三星在 ISSCC 2023 披露 290+ 层 V-NAND 细节，各厂朝 300+ 层冲刺。
• 美国对华出口管制加码（2023.10）：更新规则进一步限制先进 DRAM（18nm 以下）及 NAND（128 层以上）相关设备与技术对中国出口，影响长鑫存储和长江存储的工艺升级。
• 铠侠与西部数据合并搁浅（2023–2024）：因投资方分歧，铠侠与西部数据的 NAND 业务合并谈判出现停滞，行业整合不确定性增加。
• 存内计算进展：台积电 2023 年在 VLSI 展示 22nm ReRAM 存内计算加速器原型；SK 海力士发表基于 ReRAM 的 PIM 论文；三星探索 MRAM PIM。
• 嵌入式 MRAM 渗透加速：2023 年多家 MCU 供应商（意法半导体、英飞凌、恩智浦）相继推出基于 28nm/22nm eMRAM 的车规芯片，替代原有 eFlash。

14. 跟踪指标

• 价格与库存：TrendForce 的 DRAMeXchange 每周/每月合约价和现货价（DDR4/5、HBM）；NAND Flash 合约与现货价。各原厂季度财报披露的库存周转天数（DOA），通常 8–13 周为正常，超 15 周预示过剩风险。
• 资本开支与产能：三星、SK 海力士、美光、铠侠、长江存储等年报/季报中全年 CapEx 金额及分配指引；SEMI 全球晶圆厂预测报告中的产线投资及晶圆投片量变化；DRAM 和 NAND 晶圆开工率（%）是景气风向标。
• 技术进展指标：DRAM 节点迁移（1β/1γ nm 量产进度，EUV 层数使用），3D NAND 层数升级（200+、300+ 量产）；HBM 堆叠层数（8/12/16 层），每引脚速率（Gbps）。论文可追踪 ISSCC、IEDM 发表的单元结构微缩和创新。
• 新型 NVM 商业化：eMRAM 在车规 MCU 的设计采用率（可参考 Yole 和企业公告）；ReRAM/PCM 存内计算产品原型和客户送样进展；相关初创公司融资情况（如 Everspin、CrossBar、Adesto 等）。
• 出口管制与地缘政治：美国 BIS 出口管制清单更新，日本/荷兰设备出口限制，中芯国际、长鑫、长江存储拿到设备许可的进展；设备交货周期（反映产能扩张热度）。
• 替代架构渗透率：CXL 规范采用、服务器平台支持进度，持久内存（如 Intel Optane 退出后的替代品）等。

15. 信源

• 产业数据与预测：TrendForce（DRAMeXchange），Gartner，IC Insights（现 TechInsights），Yole Intelligence（存储器市场与技术报告），Omdia。
• 学术与会议：IEEE ISSCC，IEDM，VLSI Technology Symposium，International Memory Workshop (IMW)，Journal of Solid-State Circuits。
• 书籍：
  • Semiconductor Memories: Technology, Testing, and Reliability（Ashok K. Sharma）
  • Flash Memories（Paulo Cappelletti 等）
  • Nonvolatile Memory Technologies with Emphasis on Flash（Joe Brewer, Manzur Gill）
  • VLSI Memory Chip Design（Kiyoo Itoh）
• 公司官网与技术白皮书：三星半导体、SK 海力士新闻室、美光博客与参数书、铠侠技术文档、长江存储官网、台积电 OIP 存储 IP 资料、Everspin 数据手册。
• 行业组织：JEDEC（标准：DDR5、HBM、UFS、eMMC）、SEMI（设备与材料统计）。

注：本文涉及的所有市场份额、市场规模、技术节点等具体数字均基于公开可查的研究报告与公司公告，已标明统计口径及年份/季度。由于部分信息更新迅速，读者请以最新报告与官方披露为准。