芯片层 开放阅读

NVMe

Non-Volatile Memory Express

概念 ID
non-volatile-memory-express
更新时间
2026-05-29
来源数量
待补

NVMe

1. 3秒看懂

NVMe(Non‑Volatile Memory Express,非易失性内存高速传输规范)是专为闪存设计的主机控制器接口标准,本质是一套通信协议,而非物理设备。它抛弃了机械硬盘时代的 AHCI 协议,直接让固态硬盘通过 PCIe 总线与 CPU 通信。带来的变化可用几个数字概括:命令队列从 1 条 32 深度暴增至 65,535 条队列、每条队列深度 65,536;4 KB 随机读延迟从约 100 微秒降至数十微秒;随机读 IOPS 从万级跃升至百万级。在 AI 训练集群中,数据加载、检查点写入、高并发小文件访问极度依赖这种低延迟与高并发能力,NVMe 让存储不再是 GPU“等待数据”的瓶颈。

2. 3分钟产业解释

深度学习时代,计算单元常常处于“吃不饱”的状态——数据从存储到 GPU 的时间远超实际计算时间。传统 SATA SSD 需经过南桥芯片和 AHCI 控制器,仅支持一条命令队列,在并发请求下延迟急剧上升。NVMe 则通过 PCIe 通道直接连接 CPU,并原生支持多队列和 MSI‑X 中断,能将多核 CPU 的并行能力发挥到极致。一个典型的 AI 训练节点同时运行数据预处理进程、训练脚本读取、周期性检查点保存,均为高并发、小粒度的 I/O 操作。NVMe 的 64K 队列架构确保每个 CPU 核心都能独立提交和完成 I/O 命令,几乎不存在锁竞争,使全流水线数据供给保持流畅。

在数据中心端,NVMe‑over‑Fabrics(NVMe‑oF)将这种低延迟扩展至网络。通过 RDMA(RoCE/InfiniBand)或标准 TCP 网络承载 NVMe 命令,远端的全闪存资源池能够提供逼近本地 SSD 的性能。AI 训练集群可借此构建存算分离架构,GPU 节点按需动态挂载高性能存储卷,避免本地盘资源闲置,提升整体利用率与弹性。可以说,NVMe 将单机高速存储变成了可组合、可池化的基础设施。

3. 技术原理

NVMe 的技术核心是一套原子化的命令集、多对一映射的队列模型以及精简的软件栈,旨在将现代非易失性内存(主要是 NAND Flash,也包括持久内存)的并行潜力完全释放。

队列模型与无锁并行 NVMe 规范定义 I/O 提交队列(SQ)与完成队列(CQ)成对工作。软件可在主机内存中为每个应用线程分配一对专属的 SQ/CQ,从硬件层面避免了全局队列锁。所有队列的基地址、深度等信息由主机配置后写入控制器寄存器,控制器通过 PCIe 事务层包(TLP)直接读写这些内存结构。最大可支持 65535 组 I/O 队列,每组 SQ 可容纳 65536 条未完成的命令,彻底突破了 SATA AHCI 单队列 32 深度的限制。

命令处理流程

     主机内存
    ┌─────────────┐
    │ SQ1 (核1)   │──提交命令──▶ SSD 控制器抓取命令
    │ SQ2 (核2)   │
    │ ...         │
    │ SQn (核n)   │
    │ CQ1~CQn     │◀──写入完成条目── SSD 控制器
    └─────────────┘
           │                 
    CPU 核─写入门铃寄存器 (MMIO)
    SSD─完成中断 (MSI‑X) → 指定核
  1. 主机驱动在内存中构造 SQ 条目(64 字节,包含操作码、PRP 列表、起始 LBA 等)。
  2. 将 SQ 尾指针写入 SSD 门铃寄存器(一次 MMIO 写操作,约 40 ns 加 PCIe 传输开销)。
  3. SSD 控制器通过 PCIe 取出命令,直接通过 DMA 传送数据至主机内存或从主机内存读取数据。
  4. 命令完成后,控制器向 CQ 压入完成条目,并可选地触发 MSI‑X 中断;主机驱动从 CQ 头指针处获取完成信息。整个过程中 CPU 参与度极低。

中断与缓存亲和 NVMe 支持 MSI‑X 中断机制,每个 CQ 可绑定到一个 CPU 核心的中断向量。当 I/O 完成时,中断被精确路由到提交该 I/O 的核心,使完成处理与数据消费在同一 CPU 缓存域内完成,最大化了缓存命中率并减少了核心间通信开销。

命名空间与特性演进 单个 NVMe 控制器可支持 128 至 256 个命名空间(具体数量取决于厂商实现)。不同命名空间可设定不同的块大小、安全隔离策略,适用于多租户环境。NVMe 1.3 引入多流写入(Directives),允许主机针对不同数据流给出预期生命周期的提示,帮助 SSD 优化垃圾回收。NVMe 1.4 加入 I/O 确定性窗口、增强多流写入等功能。NVMe 2.0 将基础规范拆分为 Base、Command Set 和 Transport 三册,并正式纳入 ZNS(分区命名空间)与 KV 命令集。ZNS 强制主机以顺序流方式写入,SSD 内部不再主动进行垃圾回收,写放大因子可降至接近 1,极大改善稳态写入性能并延长闪存寿命,对大模型频繁的检查点写入场景尤其有利。

与 AI 负载的直接关联

  • 训练数据集(如 ImageNet 级别的海量 100 KB 图像文件)以小文件随机读取为主,正是 NVMe 百万级 IOPS 的擅长领域;SATA SSD 在并发随机读下因队列深度不足导致延迟暴增。
  • PyTorch 等框架的 DataLoader 多进程模式下,每个 worker 可独占一对 SQ/CQ,I/O 路径完全无锁,可最大化预处理吞吐。
  • 大模型检查点保存(数百 GB 级别)需要极高的顺序写入带宽。NVMe 搭配 PCIe 4.0 x4 可提供约 7 GB/s 的顺序写,PCIe 5.0 x4 可达 13‑14 GB/s,大幅缩短训练暂停窗口。

上述流程与参数基于 NVMe 1.x/2.0 规范公开信息及通用控制器实现描述。

4. 关键参数

以下参数衡量 NVMe 子系统在 AI 等高性能场景中的真实能力,数据为基于公开产品资料、NVMe 规范及 PCI‑SIG 标准整理的代表性区间。具体数值因控制器、NAND 代次及固件而异。

  • 4K 随机读 IOPS:企业级 NVMe SSD(如 2022 年发布的 Solidigm D7‑P5520,PCIe 4.0)公开标称可达 100 万 IOPS;部分 PCIe 5.0 产品宣称超过 150 万 IOPS(来源:厂商产品规格表,2023‑2024 年)。
  • 4K 随机写 IOPS:稳态下因写放大效应,典型的 TLC 盘在 100K‑300K IOPS;开启 ZNS 的 SSD 可接近随机读水平(来源:ZNS SSD 产品实测,2023 年)。
  • 顺序读/写带宽:PCIe 4.0 x4 接口理论上限约 7.88 GB/s(依据 PCI‑SIG 规范),实际产品约 6.5‑7.0 GB/s;PCIe 5.0 x4 理论上限约 15.75 GB/s,早期产品典型可达 13‑14 GB/s(来源:各厂商旗舰 SSD 规格,2024 年)。
  • 99.999% QoS 延迟:典型企业级 NVMe SSD 的 QoS 延迟小于 200 微秒,部分经过优化的盘可控制在 100 微秒以内(来源:厂商白皮书,如 Kioxia CM7 系列,2023 年)。
  • 写放大因子(WAF):通用 NVMe SSD 在随机小写入场景下 WAF 常见 3‑5 倍;使用 ZNS 并配合顺序写入模式时可低于 1.1(来源:NVMe ZNS 技术白皮书、学术演示,2022‑2023 年)。
  • 寿命(DWPD):企业级 NVMe SSD 通常提供 1‑3 DWPD(5 年)的耐久度等级,读取密集型型号 1 DWPD,混合负载型 3 DWPD(来源:产品规格书)。
  • 单命令最大数据传输大小:由控制器定义的 MDTS 决定,常见支持至 4 MB 或更大(来源:NVMe 规范描述)。
  • 命名空间数量:规范上限 128 或 256,具体主要取决于厂商固件实现(如 Samsung PM9A3 支持 128 个命名空间,公开规格)。

5. 技术路线

NVMe 的技术路线紧密跟随 PCIe 物理接口代际、NAND 闪存演进以及数据中心架构需求而发展。

主要代际对比

特性SAS/SATA SSD (AHCI)NVMe over PCIe 3.0/4.0NVMe‑oF (RDMA)
接口带宽约 0.6/1.2 GB/sPCIe 3.0 x4: ~4 GB/s;4.0 x4: ~8 GB/s;5.0 x4: ~16 GB/s网络带宽可扩展至 100/200 Gbps
软件栈队列1 队列,深度 3264K 队列,每队列 64K 深度与本地 NVMe 一致,多命名空间
典型 4K 随机读延迟~100 微秒本地 70‑100 微秒加上网络往返,RoCE 常见 20‑60 微秒
CPU 效率每 I/O 多次寄存器访问极低 CPU 干预,MSI‑X 亲和远端 DMA,CPU 开销集中在网卡
AI 训练适用性仅适合冷数据归档理想本地高速存储,直接加速 DataLoader构建全闪存池,按需挂载至 GPU 节点

演进简史

  • 2011 年:NVMe 1.0 发布,定义基础队列模型和 PCIe 传输层,终结了 SATA 接口瓶颈。
  • 2014 年:NVMe 1.2 加入固件更新标准化、命名空间管理等企业化特性。
  • 2016 年:NVMe‑oF 规范开始制定,将 NVMe 扩展至 RDMA 及 FC 网络。
  • 2019 年:NVMe 1.4 引入 I/O 确定性窗口、多流增强,为超大规模数据中心做好准备。
  • 2021 年:NVMe 2.0 重构规范架构,新增 ZNS、KV 命令集,并宣布支持机械硬盘,意图成为所有非易失性存储的统一接口。
  • 2023 年:NVMe 2.0c 发布,完善纠错与互操作性。PCIe 5.0 企业级 SSD 开始规模化出货(如三星 PM9D3a、Solidigm D7‑PS1010 等,来源:各公司新闻稿)。
  • 后续方向:PCIe 6.0(PAM4 信号)规范已于 2025 年正式发布,预计 2026‑2027 年将出现基于该物理层的 NVMe SSD;NVMe over CXL 等新的内存语义协议也在探索中。

6. 上游

NVMe 生态的上游主要由决定物理存储介质、控制器逻辑和高速接口 IP 的厂商构成:

  • NAND 闪存颗粒:Kioxia、Micron、Samsung、SK hynix、Western Digital、长江存储(YMTC)等。它们提供基于 ONFi 或 Toggle 接口的原生 NAND 芯片,SSD 控制器将其转换为 NVMe 命令执行。
  • NVMe 控制器芯片:Marvell(Bravera 系列)、Phison(E18/E26/E31T 等)、Silicon Motion、InnoGrit,以及自研控制器的原厂(如 Samsung)。控制器负责实现 NVMe 协议栈、闪存通道管理、FTL(闪存转换层)、ECC 纠错等核心功能。
  • PCIe PHY/SerDes IP:Synopsys、Cadence、Alphawave 等提供 PCIe 物理层 IP 核,直接决定接口速率(Gen4/Gen5/Gen6)与信号完整性。
  • 固件与参考设计:控制器厂商或 SSD 集成商提供完整的参考固件,并深度定制针对不同 NAND 的 FTL 算法、写放大控制策略和 QoS 能力。

7. 下游

NVMe 技术通过不同形态交付,渗透到从消费终端到超大规模数据中心的各个场景:

  • 企业级 NVMe SSD:以 U.2/U.3、EDSFF(E1.S/E3.S)及 M.2 等物理形态,直接安装在通用服务器、AI 训练节点和存储阵列中。
  • 全闪存存储系统:VAST Data、Pure Storage、NetApp、Dell PowerStore 等厂商构建的全 NVMe 存储阵列,通常结合 NVMe‑oF 提供前端访问。
  • AI 与超算服务器:NVIDIA DGX 系统、Supermicro、浪潮信息等 AI 服务器内部配备多块 NVMe SSD,并通过 GPU Direct Storage(GDS)实现 GPU 到 SSD 的直接数据路径。
  • 云与互联网巨头:AWS、阿里云、Meta 等自研全 NVMe 存储节点,通过 NVMe‑oF(TCP/RDMA)对外提供高性能块存储或数据湖加速服务。
  • 消费电子:主流笔记本电脑、游戏主机(如 PS5)已全面采用 NVMe M.2 SSD 作为主存储。

8. 受益公司

以下公司在 NVMe 价值链中占据重要位置,其受益逻辑基于已公开的战略布局与产品出货,而非对未来股价的预测。

  • NAND 原厂:Samsung、SK hynix(及旗下 Solidigm)、Kioxia、Western Digital、Micron。受益于企业级 NVMe SSD 出货量增长和高容量 QLC 盘在 AI 数据湖中的应用。
  • 控制器芯片与 IP 供应商:Marvell、Phison、Silicon Motion。Phison 以公版控制器方案助力大量中小 SSD 品牌快速推出 NVMe 产品,Marvell 则面向超大规模客户的定制化需求。
  • NVMe‑oF 方案商:Pure Storage(FlashBlade//S)、VAST Data(全闪存分离式架构)、Lightbits Labs(NVMe over TCP 软件定义方案)。这些公司从存算分离趋势中获益,向 AI 集群提供可组合存储。
  • 网络与智能网卡厂商:NVIDIA(Mellanox 网络产品线)、Intel(IPU)、Broadcom。NVMe‑oF 依赖 RDMA 或高性能 TCP 卸载引擎,带动智能网卡和高速交换机需求。
  • 云厂商自有硬件:自研 NVMe 存储服务器及分布式块存储系统,直接降低对传统 SAN 存储的依赖,优化整机成本。

以上分析仅呈现产业链位置,不构成任何投资或购买建议。

9. 市场规模

NVMe 本质为技术协议层,独立市场规模的公开权威数据较少。业界通常通过企业级 SSD 整体市场及界面(协议)占比来间接观察其渗透率。截至 2025 年 4 月,公开资料未见以“NVMe 市场”为准确定义且标注年份、口径的第三方统计。已知关联信息包括:

  • 多家分析机构(如 IDC、TrendForce)定期追踪全球固态硬盘与企业级 SSD 的出货量及营收,通常会区分 SATA/SAS 与 PCIe(含 NVMe)接口的比例。例如,TrendForce 在 2024 年报告中指出企业级 PCIe SSD 已经占据出货量主导地位,但未公布精确金额口径的 NVMe 专属市场数据。
  • 对于涉及 AI 训练的高性能 NVMe SSD,需求增长迅速,多家 NAND 原厂的财报说明会上均将企业级 PCIe Gen5 SSD 视为主要增长点,但未披露独立细分市场规模。
  • 由于检索受限,此处无法引用确切的份额、产能数字,需关注未来 IDC 或 TrendForce 关于企业级 SSD 按协议分类的细项报告。

建议关注的数据维度:全球企业级 SSD 出货量及其中 NVMe 渗透率;NVMe‑oF 适配器/智能网卡营收;主流云厂商全闪存服务器采购量等。

10. 玩家对比

在 NVMe SSD 核心市场,主要参与者各具优势,以下对比基于公开产品发布及行业地位,未引用未证实份额。

  • Samsung:高度垂直整合,自研 NAND、控制器及固件,率先量产 PCIe 5.0 企业级 SSD(如 PM9D3a,2024 年),以性能和产能规模领先。
  • SK hynix / Solidigm:凭借对 Intel NAND 业务的收购,拥有多代企业级 SSD 经验,Solidigm 的 D7 系列在 QLC 及 ZNS 优化上较为突出,SK hynix 自研颗粒也加速整合。
  • Kioxia:作为 NAND 发明者之一,在数据中心 SAS/NVMe 领域基盘稳固,与 Western Digital 在制造端合作,产品如 CM7 系列重点优化延迟与 QoS。
  • Western Digital:拥有 NAND 产能与企业级 SSD 品牌,提供从消费到数据中心的完整 NVMe 产品线,Ultrastar 系列侧重于读密集型应用。
  • Micron:自研 NAND 和控制器,2050 等系列直接面向超大规模客户,强项在于 QLC 大容量盘和定制化经验。
  • 相关控制器厂商:Marvell 在超大规模定制控制器领域份额较高,Phison 与 Silicon Motion 则以公版方案服务广大 SSD 品牌,推动了 NVMe 的快速普及。

公开资料未见各厂商在“企业级 NVMe SSD”细分下的精确营收份额,以上描述综合自各公司 2023‑2024 年度产品发布及技术峰会信息。

11. 风险

NVMe 生态的发展也面临如下不可忽视的风险,均来自真实存在的技术或产业变量,不应作为市场涨跌的依据。

  • 高速缓存替代:当模型完全缓存在 HBM 或大容量 DRAM 内存池(如使用 NVIDIA Grace Hopper 架构)时,部分训练任务对本地 NVMe SSD 的依赖度可能减弱;CXL 内存池化技术也可能分流部分 I/O 需求。
  • QLC 寿命与性能波动:大容量 QLC NVMe SSD 在经济性上具备吸引力,但其写入耐久度和稳态随机写性能远低于 TLC,可能在一些频繁写入的场景下引发意外瓶颈。
  • NVMe‑oF 部署复杂度:尽管 NVMe‑oF 可池化存储,但部署 RDMA 网络、调试拥塞控制、保证多租户下的 QoS 复杂度较高,部分企业客户此前低估了实施门槛。
  • PCIe 代际切换挑战:PCIe 6.0 转向 PAM4 信号,对信号完整性、PCB 设计和功耗控制提出更高要求,可能导致早期产品延迟或成本上升。
  • 标准碎片化:NVMe 2.0 引入了多种命令集和传输绑定,若各厂商在 ZNS、KV 等新特性上的实现差异过大,可能影响跨平台兼容性。

12. 误读纠偏

  1. “NVMe 就是带 PCIe 接口的 SSD”
    误。NVMe 是协议,并非硬件接口。早年的部分 PCIe SSD 仍使用 AHCI 协议(如某些 M.2 SATA 盘),这类产品虽然物理连接为 PCIe,但不是 NVMe。识别要点在于设备报告的协议类代码。
  2. “NVMe 的最大优势是带宽”
    不全对。对于 AI 训练负载,更关键的是并发多队列深度与低延迟。DataLoader 的高并发随机读场景下,NVMe 的 64K 队列保证每个线程无锁竞争,而 SATA SSD 在并发访问下延迟呈指数攀升。仅比较顺序带宽会忽略其真正的价值。
  3. “NVMe‑oF 可以完全替代本地 NVMe SSD”
    网络即便使用 RDMA 也会引入 5‑20 微秒额外延迟,在极度延迟敏感的随机小批量读取场景下仍有差距。本地 NVMe 与 NVMe‑oF 是互补关系:本地盘处理延迟敏感的缓存/临时数据,远端池处理容量和弹性需求。

13. 最新事件

(截至 2025 年 4 月,基于公开报道与行业动态整理)

  • NVMe 2.0c 规范维持:2023 年发布的 NVMe 2.0c 仍是当前最新版本,主要修正了勘误,未引入重大新特性。
  • PCIe 5.0 企业级 SSD 放量:2024 年至 2025 年初,三星、Solidigm、Kioxia、Micron 等均推出了 PCIe 5.0 x4 / E3.S 形态的企业级 NVMe SSD,顺序读带宽达 13‑14 GB/s,部分产品已进入主流云厂商认证列表。
  • ZNS 落地加速:2024 年闪存峰会(FMS)上,多家厂商展示了 ZNS SSD 在 AI 训练检查点、日志分析中的实例,写放大降低至 1.1 以下成为热点。
  • NVMe‑oF 与 AI 集群的深度绑定:2024 年多项公开案例中,VAST Data 与 NVIDIA 合作展示了基于 NVMe/TCP 的多节点 AI 数据加载平台;Lightbits 与 Equinix 合作提供云化 NVMe/TCP 存储。
  • GPU Direct Storage 生态扩展:NVIDIA 在 GTC 2025 上继续强化 GPU Direct Storage 与多家 NVMe SSD 厂商的联合验证,使 GPU 可以在不占用 CPU 周期的情况下直接访问 NVMe 数据。
  • PCIe 6.0 规范发布:PCI-SIG 在 2025 年初正式发布 PCIe 6.0 规范最终版,数据速率翻倍至 64 GT/s,但尚需控制器与物理层支持,首款 PCIe 6.0 NVMe SSD 预计最早在 2026 年亮相。

14. 跟踪指标

若要持续评估 NVMe 产业动向,可重点监测以下公开指标与数据来源:

  • 全球企业级 SSD 出货量及按接口分类占比(季度更新,关注 IDC、TrendForce 报告):直接反映 NVMe 渗透率变化。
  • NAND Flash 品牌厂营收与营业利润率(季度财报与 TrendForce 排名):体现原厂在 NVMe SSD 上的盈利能力。
  • 主要 SSD 控制器厂商出货量与 PCIe 5.0/6.0 开发进度(Phison、Marvell、Silicon Motion 月度营收与产品路线图):预示中下游的供给节奏。
  • 全球云服务商资本支出及服务器采购结构(AWS、Azure、Google Cloud 财报):高频需求端判断,全闪存采购倾向。
  • NVMe‑oF 智能网卡/DPU 出货量与重大项目招标(NVIDIA、Intel、Marvell 等公开信息):判断存算分离架构真实渗透。
  • ZNS SSD 商用化数量与案例(NVM Express 成员演讲、开源社区支持):验证新型命令集的落地速度。
  • 消费级 M.2 SSD 价格与每 GB 成本变化:间接判断 NAND 产能及产品组合偏向。

15. 信源

  • NVM Express 官方网站及规范文档:https://nvmexpress.org
  • PCI-SIG 规范资料:https://pcisig.com
  • 各 NAND 原厂与 SSD 厂商产品规格表、技术白皮书(Samsung、Solidigm、Kioxia、Micron、Western Digital 等官网)
  • 控制器厂商公开路线图(Marvell、Phison、Silicon Motion 官方)
  • NVIDIA GPU Direct Storage 文档:https://developer.nvidia.com/gpudirect-storage
  • 第三方独立评测机构:ServeTheHome、StorageReview 对 NVMe SSD 的性能分析
  • 市场分析报告概览:IDC、TrendForce、Counterpoint(具体数字需查阅当期报告)
  • 行业会议资料:Flash Memory Summit (FMS)、OCP Global Summit 上的公开演示
source: 公开披露与公开资料整理 本页仅用于产业链学习、信息检索和研究辅助;不构成投资建议,不预测涨跌,不提供买卖、仓位或目标价建议。
完整概念页 复盘 13 节结构 公司投研页 沿产业链找到受益公司 投资课 把概念转成可跟踪模型