NOR Flash

⚡ 3 秒看懂

一句话定义

NOR Flash是一种支持随机寻址的非易失性存储器，以快速读取和可直接执行代码（XIP）为核心特征，在HBM/高端存储器生态中承担配置存储与固件管理功能。

核心标签

存储芯片 代码执行 HBM配套 国产替代 串行/并行NOR

一句话市场

2023年全球市场规模约28亿美元（CFM闪存市场口径），在AI算力基础设施扩张与汽车电子渗透双重驱动下，预计2028年达到42-45亿美元，中国大陆设计厂商全球份额已突破25%。

📖 3 分钟产业解释

1. NOR Flash的本质定位

NOR Flash属于非易失性存储器（NVM）三大主流品类之一（另两类为NAND Flash、EEPROM），其核心特征可概括为三点：

• 随机寻址：可像RAM一样直接访问任意地址，无需页读取操作
• XIP（Execute in Place）：处理器可直接从NOR Flash执行代码，无需先拷贝至RAM，这是NAND/eMMC/UFS无法实现的能力
• 高可靠性：典型耐久性10万次擦写循环，数据保持20年以上（工业级/车规级要求更严苛）

这些特征使NOR Flash锁定”代码存储”这一不可替代的场景：从TWS耳机的蓝牙协议栈、汽车ECU的固件、到GPU/AI加速器的vBIOS，均是NOR Flash的核心阵地。

2. 为什么HBM产业链需要NOR Flash

在HBM（高带宽存储器）系统中，NOR Flash并非堆叠在HBM封装内部，而是作为板级/系统级配套器件存在，具体承担三个角色：

以NVIDIA H100 SXM模组为例（基于公开PCB拆解分析，来源ServeTheHome 2023年报告），板级设计至少包含2-3颗串行NOR Flash，用于存储GPU vBIOS及管理固件。HBM3E时代堆叠层数增至8-12层，PHY复杂度提升，配置数据量同步增长，NOR Flash单机用量呈结构性上升趋势。

3. 市场规模与竞争版图

市场规模（2023年口径）：

• CFM闪存市场口径：约28亿美元
• Mordor Intelligence口径：约25-30亿美元
• Yole Intelligence口径：约26亿美元（2023 Memory Market Monitor）

竞争格局（2023年营收口径，行业估算汇总）：

注：以上份额数据基于行业估算，各机构披露的细分市场数据因统计口径（含不含嵌入式NOR等）存在差异。

🔬 技术原理

一、存储单元物理结构

1.1 基本结构：浮栅晶体管

NOR Flash的存储单元基于浮栅晶体管（Floating Gate Transistor, FGT）或电荷陷阱晶体管（Charge Trap Transistor, CTT），核心结构如下：

                ┌──────────┐
                │  控制栅   │ ← 施加读/写/擦电压
                │ (CG)     │
                ├──────────┤
                │  浮栅     │ ← 存储电子,隔离于上下氧化层
                │ (FG)     │
                ├──────────┤
  ┌──源极(S)──┤  沟道     ├──漏极(D)──┐
  │           │ (Channel) │           │
  │           └──────────┘           │
  │              衬底 (P-well)        │
  └──────────────────────────────────┘

• 浮栅：被上下两层氧化层（ONO或SiO₂）完全隔离的导电多晶硅层，电子注入后可在无外部电压下永久保持，这是”非易失性”的物理基础
• 控制栅：通过电容耦合控制浮栅电位，决定晶体管阈值电压（Vth）
• 存储逻辑：浮栅有电子 → Vth升高 → 读操作时晶体管截止 → 逻辑”0”；浮栅无电子 → Vth低 → 晶体管导通 → 逻辑”1”

1.2 或非门（NOR）阵列架构

NOR Flash名称来源于其存储阵列采用类似或非门的并联连接拓扑：

  WL[0] ──┬────┬────┬────┐
          │    │    │    │
  WL[1] ──┼────┼────┼────┤
          │    │    │    │
  WL[n] ──┼────┼────┼────┤
          │    │    │    │
          S0   S1   S2   S3  (源极共用)
          │    │    │    │
         BL0  BL1  BL2  BL3  (位线，漏极连接)

• 每个存储单元的漏极直接连接到位线（BL），形成并联结构
• 选中某条字线（WL）时，对应行晶体管导通，电流通过位线流出
• 这种并联架构使任意位线可被独立寻址，实现真正的随机访问（区别于NAND的串联串行读取）

二、操作机制详解

2.1 读取（Read）

2.2 编程（Program/Write）

2.3 擦除（Erase）

三、器件类型路线

备注：至2024年，串行NOR凭借低引脚数、小封装优势，已占据全球NOR Flash出货量的85%以上（CFM数据），并行NOR主要留存于高可靠性工业/通信领域。

📊 关键参数

四、核心技术指标全览

4.1 性能参数

4.2 可靠性参数

4.3 成本与集成度参数

来源：性能参数综合自旺宏、兆易创新产品数据手册（2023-2024版）及CFM闪存市场年度报告；成本数据基于行业估算。

🛠️ 技术路线

五、制程演进与架构创新

5.1 制程微缩路线

NOR Flash制程演进远慢于逻辑芯片，至今主流仍停留在38-55nm区间，原因在于：

• 浮栅氧化层厚度下限：隧穿氧化层（Tunnel Oxide）需维持至少7-8nm厚度以保证数据保持能力，制约等效氧化物厚度（EOT）缩放
• 高压器件兼容：编程/擦除需要8-12V高压，标准逻辑工艺无法直接移植
• 市场需求驱动弱：NOR应用场景对容量密度需求远低于NAND，微缩动力不足

全球主要厂商制程节点（2023-2024）：

5.2 架构创新方向

1. 电荷陷阱（Charge Trap）替代浮栅

• 代表：英飞凌Semper系列、美光部分产品线
• 优势：消除浮栅间耦合效应、更薄的总栅叠层、理论上更好的微缩特性
• 现状：在NOR领域仍为小众路线（<10%出货份额，2023年估算），主要因工艺成熟度与成本不及浮栅

2. 3D NOR探索

• 概念：借鉴3D NAND的垂直堆叠思路，将NOR阵列向Z轴延伸
• 理论与挑战：可在不缩减XY尺寸前提下提高容量密度；但NOR的并联架构导致3D堆叠时需大量垂直互连，工艺复杂度远超3D NAND
• 商业化状态：公开资料未见量产产品，旺宏/华邦在学术会议提及概念研究

3. 嵌入式NOR（eFlash）演化

• 路径：在MCU/SoC内部嵌入NOR Flash IP模块（0.18μm至40nm主流节点）
• 影响：低容量分立NOR市场（<16Mb）受eFlash替代压力明显；高容量（≥128Mb）分立NOR需求不受影响
• 代表：台积电、SMIC均有嵌入式Flash IP平台提供

5.3 接口演进路径

SPI（单线）→ Dual SPI（2线）→ QSPI（4线）→ OSPI（8线）→ Xccela/HyperBus
  20MHz         40MHz          80MHz         133-200MHz      200-333MHz
 ~2.5MB/s      ~10MB/s        ~40MB/s       ~100-200MB/s    ~200-400MB/s

• 演进驱动力：AI加速器/汽车电子对固件镜像快速加载需求，eXecute-in-Place模式下吞吐量要求持续提升
• 行业标准：JEDEC JESD251（Xccela）、JESD252（HyperBus）、JESD216D（SFDP规范）为接口选型提供统一框架

🏭 上游

六、供应链核心环节

6.1 硅片与衬底材料

6.2 核心设备

6.3 晶圆代工

NOR Flash芯片的制造分为IDM自有产能和Fabless委外代工两种模式：

注：晶圆代工产能数据来自各公司2023年年报及公开投资者交流文件。

6.4 封装与测试

6.5 EDA与IP

🎯 下游

七、应用场景全景解析

7.1 需求结构（2023年出货量口径估算）

来源：出货量占比基于行业估算，各家统计口径（是否含嵌入式NOR）可能不同。

7.2 场景详解

消费电子：

• TWS耳机：典型容量16-64Mb，存储蓝牙协议栈+音频DSP固件
• 智能手表/手环：16-32Mb，存储RTOS及UI固件
• IoT模组（WiFi/BLE/Zigbee）：8-32Mb，存储通信协议栈
• 2023年消费电子整体出货量受行业周期影响有所下滑，但IoT子领域保持温和增长（IDC数据，+8% YoY）

汽车电子：

• ECU（发动机控制单元）：64-256Mb，存储控制算法与标定数据
• ADAS/自动驾驶域控制器：512Mb-2Gb，存储Sensor Fusion固件及神经网络模型参数
• T-Box/智能座舱：256Mb-1Gb，存储Linux/Android启动固件
• 单车用量估算：L2级车辆5-8颗，L3+级车辆10-15颗（公开资料估算）

AI/数据中心：

• GPU/HBM板级管理：128Mb-512Mb/颗，每GPU系统~2-4颗
• BMC固件：256Mb-1Gb，服务器管理核心
• SSD控制器固件：128Mb-512Mb
• 2023年AI算力资本开支激增（IDC统计全球AI服务器出货+35% YoY），直接拉动中高容量NOR需求

7.3 中国下游主要采购方

7.4 HBM配套的具体用量

重要说明：NOR Flash在HBM系统中为板级配套器件，非HBM堆叠内部器件，其用量需与HBM主体DRAM Die严格区分。

以单GPU系统（含HBM）为例（基于公开PCB分析）：

数据来源：ServeTheHome 2023年H100 SXM拆解报告及行业估算。不同OEM设计方案差异可能导致具体用量有别。

🏢 受益公司

八、产业链核心参与者

8.1 国际 NOR Flash 主力厂商

注：旺宏2023年年报显示NOR Flash营收占比约60%-65%；华邦未单独拆分NOR营收，上述比例为行业估算。

8.2 中国大陆 NOR Flash 厂商

注：兆易创新2023年正式年报未单独披露NOR Flash营收（部分与MCU业务合并列报），45-50亿为行业估算基于历史拆分比例外推。普冉半导体为定制NOR+EEPROM混合收入口径，上述为NOR部分估算。

8.3 上游受益企业

8.4 下游HBM/GPU受益传导的NOR相关方

📈 市场规模

九、多维数据透视

9.1 全球市场历史与预测

关键解读：2021-2022年波动体现半导体强周期特性，2023年NOR市场率先于存储大市企稳（NAND/DRAM在2023年仍大幅下滑），车规和AI算力两大结构性需求构成韧性支撑。

9.2 按容量细分市场（2023年估算）

趋势：512Mb及以上中等容量市场增速显著快于整体（+15-20% vs +8%，2023-2025E），受益于AI/汽车电子容量升级。

9.3 按制程/晶圆尺寸细分

9.4 中国市场细分数据

⚔️ 玩家对比

十、全球核心厂商竞争力对比矩阵

10.1 综合能力对比（2023-2024年口径）

五★评级说明：基于公开年报/行业数据综合评定，非量化评分。

10.2 技术路线差异

10.3 财务指标近似对比（2023财年，年报口径）

注：三家公司均非纯NOR Flash企业（旺宏含ROM/NAND，华邦含DRAM，兆易创新含MCU），上表中NOR细分数据均为行业估算，不可直接等同公司实际分部数据。汇率取1新台币≈0.23元人民币估算。

⚠️ 风险

十一、风险全景分析

11.1 技术替代风险（高）

关键判断：XIP能力为NOR Flash提供坚实基础护城河，2028年前尚未出现可规模替代该特性的技术方案。但低容量市场eFlash侵蚀持续。

11.2 行业周期波动风险（中高）

• 半导体周期位置（2024年初）：NOR Flash价格已企稳回暖（渠道库存正常化），但部分消费级容量段仍存价格压力
• 2022-2023年复盘：NOR Flash平均售价（ASP）下跌约15-25%（消费级跌幅更深），引发兆易创新等厂商净利大幅下滑（兆易创新2023年归母净利润约1-2亿元，同比-90%以上）
• 扩产节奏风险：若华邦（高雄新厂）、兆易创新（45nm量产后产能爬坡）等集中释放产能，需警惕结构性供给过剩

11.3 地缘政治与供应链风险（高）

11.4 需求误判风险（中）

• HBM配套NOR需求弹性：NOR Flash在HBM生态中为板级辅助器件，单系统用量仅2-4颗（价值量~数美元），AI算力对其需求拉动弹性远小于HBM主体DRAM。存在高估AI受益程度的倾向
• 消费电子复苏不及预期：2024年消费电子回暖节奏若慢于预期，将滞延低容量市场价格修复
• 汽车电子NOR替代：部分新架构（如中央计算集中化）可能减少ECU分散部署，进而减少单车NOR用量（但单颗容量提升可能对冲）。

11.5 估值与预期风险（中）

🔍 误读纠偏

十二、常见认知误区与事实澄清

误区1：「NOR Flash是HBM的组成部分」

事实：NOR Flash不在HBM堆叠封装内部。HBM由多层DRAM Die经TSV垂直互连堆叠而成，其内部不含NOR Flash。NOR Flash位于GPU加速卡/主板的PCB上