光刻

3 秒看懂

光刻（Photolithography）是芯片制造的“微米/纳米级照相术”——把设计好的电路图案以紫外光投影到涂有感光材料的晶圆上，再通过显影、刻蚀等步骤把图形转移到硅片或薄膜中。没有光刻，就不存在现代集成电路。

3 分钟产业解释

一颗先进芯片内含数十层互相堆叠的电路图形，每一层都需要独立完成光刻：晶圆清洗→涂布光刻胶→软烘→对准与曝光→曝光后烘烤→显影→硬烘→量测检查，随后由刻蚀或离子注入将图案永久固定。整个过程对套刻精度、缺陷密度和产能要求极高，光刻机因此被视作半导体设备皇冠上的明珠。

光刻机按光源波长演进：g线（436 nm）→ i线（365 nm）→ KrF（248 nm）→ ArF（193 nm）→ ArF 浸没式（等效 134 nm）→ 极紫外 EUV（13.5 nm）。更短的波长能刻画更小的特征尺寸。为了用 193 nm 光源制造 7 nm 甚至 5 nm 芯片，业界大量采用多重图案化（LELE、SADP/SAQP），工艺步数成倍增加。EUV 光刻的引入可将多次 DUV 曝光替换为一次曝光，大幅简化流程并降低单层成本。

一台先进光刻机由光源、照明系统、掩模版/掩模台、投影物镜、晶圆台和控制系统构成；EUV 光刻还需真空腔体、反射式掩模和多层膜反射镜。光刻胶、掩模版、光罩检测等配套材料与设备构成同样庞大的产业。

关键工艺概念速览：

• 分辨率增强技术（RET）：光学邻近效应修正（OPC）、相移掩模（PSM）、光源‑掩模协同优化（SMO）等，用于补偿衍射极限，让最终图形逼近设计目标。
• 多重图案化：当单次曝光无法满足所需节距时，采用多次曝光‑刻蚀循环（LELE）或自对准侧墙转移（SADP/SAQP），以空间换精度。
• EUV 反射式系统：13.5 nm 光极易被吸收，必须采用反射式掩模和镀有多层钼/硅布拉格反射镜的光学系统，在真空中工作。
• 高数值孔径（High-NA）EUV：将投影物镜的数值孔径从 0.33 提升至 0.55，目标在 2 nm 以下节点实现 8 nm 半周期的单次曝光。

技术原理 —— 半导体图形的“极紫外照相”

基本成像方程

光刻本质是衍射受限的投影光学。简化光路（DUV 透射式）如下：

                ┌───────┐
 光源 → 聚光镜 →│掩模版  │→ 投影物镜 → 晶圆（涂有光刻胶）
                └───────┘

分辨率由瑞利判据描述：

        k₁ × λ
R  =  ─────────
         NA

• R：可分辨的最小半周期（half-pitch）。
• λ：曝光波长（真空或等效波长）。
• NA：投影物镜像方数值孔径，NA = n×sinθ，n 为像方介质折射率。
• k₁：工艺因子，反映光刻胶、照明、掩模协同水平，理论极限约 0.25。

焦深（DOF）同样关键：

        k₂ × λ
DOF = ─────────
         NA²

高 NA 提升分辨率但以平方级压缩焦深，对晶圆平整度和聚焦控制提出极为严苛的要求。

DUV 浸没式光刻

在投影物镜与晶圆之间充入超纯水（193 nm 处 n≈1.44），等效波长为 193 nm/1.44≈134 nm，NA 得以突破 1.0（浸没式典型 NA 为 1.35）。浸没式 ArF 光刻是 20 nm 至 7 nm 节点的主力技术，与多重图案化深度绑定。

EUV 反射式成像

EUV 光子能量高（约 92 eV），穿透性极弱，任何透射式光学元件均不适用。整套系统采用全反射式设计：多层钼/硅布拉格反射镜在 13.5 nm 处反射率约 70%；照明以倾斜角照射掩模，反射光携带图案进入投影系统，经约十面反射镜后成像于晶圆。系统密封在真空腔体内以消除 EUV 吸收。由于每面反射镜都会损失能量，光源功率需求极高。

计算光刻的深度融合

现代先进光刻不只依赖光学硬件，计算光刻已成为核心环节：

• OPC：预先对掩模图形进行边缘变形，补偿衍射和干涉效应，使显影后图形逼近目标。
• SMO：联合优化照明源形状与掩模图案，最大化工艺窗口。
• 多模型校正：针对不同图形密度、取向使用不同模型，提升全芯片一致性。
• 逆光刻技术（ILT）：以目标晶圆图形反推最优掩模图案，伴随极高计算负荷，在先进节点逐步引入。

这些计算技术将光刻从单纯的“光学缩小投影”转变为“光学+计算”协同的图形转移系统。

关键参数

以下参数共同决定光刻工艺能否满足高性能芯片的量产要求：

• 分辨率（Resolution）：可实现的最小半周期或关键尺寸，直接决定晶体管密度上限。先进节点要求单次曝光分辨率达到 13 nm 以下（EUV），或通过多重图案化等效实现。
• 套刻精度（Overlay）：相继层间图案对准的最大允许偏差。通常要求为关键尺寸的 1/5～1/4，先进逻辑节点需 ≤2 nm，前沿节点（2 nm 以下）要求向 1 nm 逼近。
• 产能（Throughput）：每小时处理晶圆片数（wph）。浸没式 ArF 设备普遍 >250 wph，EUV 设备已从早期不足 100 wph 提升至 160~200+ wph，高 NA EUV 初期目标相对偏低。
• 设备可用性（Uptime）：正常运行时间占比，影响产线整体效率。先进光刻机要求 uptime 在 90% 以上。
• 焦深（DOF）：容许的离焦范围，决定工艺窗口宽度。随着 NA 增大，DOF 迅速缩小，对晶圆平整度和扫描台动态性能提出更高要求。
• 线边缘粗糙度（LER/LWR）：图形边缘的随机起伏，影响器件漏电及一致性。EUV 光子散粒噪声和光刻胶化学涨落是主要成因。
• CD 均匀性（CDU）：全局关键尺寸的一致性，受剂量、聚焦、光刻胶厚度和烘烤温度分布等影响。

（上述参数的目标值因节点、器件类型和光刻胶平台而异，具体数值以各代工厂工艺规格为准。）

技术路线 —— 从 UV 到 High-NA EUV

路线演进概览

1. 接触/接近式光刻（1970s）：掩模与晶圆紧贴或微距，受限于衍射和掩模缺陷，已淘汰。
2. g线/i线投影光刻（1980s–1990s）：波长 436 nm、365 nm，分辨率达亚微米，支撑 0.5 μm 至 0.35 μm 节点。
3. 深紫外（DUV）时代（1990s–2000s）：KrF（248 nm）推动 0.25 μm 至 0.13 μm；ArF（193 nm）干式 NA 受限，初期分辨率约 65 nm；浸没式 ArF（2005 年后）将 NA 推至 1.35，结合多重图案化，延伸至 7 nm 甚至 5 nm 部分层。
4. EUV 量产（2018–）：ASML 的 NXE:3400 系列在 7 nm+ 节点首次量产，后续 NXE:3600D/3800E 提升产能，支持 5 nm、3 nm 量产。
5. 高 NA EUV（2024–）：EXE:5000 系统交付研发线，计划支撑 2 nm 及以下节点，预计 2025–2026 年规模量产。

路线对比（典型值）

注：分辨率为工艺因子 k₁ 依赖值，各厂商实现不同；产能数值来自 ASML 等厂商公开规格，具体因机型和配置而异。

技术路线选择逻辑

• 关键层：最小线宽层（如鳍片、栅极、局部互连）优先采用 EUV，以减少多重图案化步数，降低缺陷和成本。
• 半关键层：中等间距接触孔、金属走线视情况选择浸没式 ArF + SADP 或 EUV 单次曝光。
• 非关键层：注入层、大间距金属、钝化层等大量采用 KrF 或 ArF 干式/浸没式，成本更低。
• 存储芯片：DRAM 和 3D NAND 在阵列和外围回路层采用不同周期的光刻方案，EUV 层数逐年上升。

上游：核心组件与材料

光刻机产业链上游高度集中，主要参与者如下：

• 光源：EUV 光源（激光等离子体，锡滴产生 13.5 nm）几乎由 Cymer（ASML 子公司）独家供应；DUV 准分子激光源由 Cymer 和 Gigaphoton（日本）两强主导。
• 光学系统：EUV 反射镜及照明/投影子系统完全由蔡司（Zeiss）为 ASML 定制，其非球面多层膜反射镜的制造精度被视为工程极限。DUV 透射式物镜及照明系统由蔡司与尼康等厂商提供。
• 光刻胶与辅材：日本厂商（JSR、东京应化 TOK、信越化学、住友化学）及美国杜邦主导高端 DUV 光刻胶市场；EUV 光刻胶（化学放大胶 CAR 及金属氧化物胶 MOR）由上述厂商及新势力（如 Inpria、Lam Research/Entegris 合作）展开竞争。底部抗反射涂层（BARC）、显影液、冲洗液等同样关键。
• 掩模版及基板：先进掩模版由 Photronics、Toppan、大日本印刷（DNP）及代工厂自产光罩部门制造；EUV 掩模基板要求近乎零缺陷的多层膜沉积，由 AGC、Hoya 等提供；掩模防护膜（pellicle）以超薄多晶硅或碳纳米管膜为主，关键供应商包括 ASML、三井化学等。
• 运动与精密台系统：磁悬浮晶圆台和掩模台由 ASML 自主研发（部分技术源自收购的 Brion 与 Mapper），配套精密电机、光栅尺、隔振系统由顶级机电供应商配合交付。
• 过程控制设备：KLA、应用材料、日立高新提供掩模检测、CD-SEM、套刻量测、光学/电子束缺陷检测等，是光刻循环中的必需环节。
• 计算光刻软件：Synopsys（Proteus 系列）、ASML Brion、西门子 EDA（Mentor）提供 OPC、SMO 和 ILT 工具，形成 EDA‑光刻协同。

（据 ASML 2023 年报及供应链公开信息整理，部分非上市厂商市场份额公开披露有限。）

下游：制造与封装

晶圆制造

先进光刻机的直接采购方为逻辑/存储芯片制造商，它们决定了制程路线和光刻机需求结构：

• 逻辑/代工：台积电、三星、英特尔、中芯国际等。先进制程（7 nm 以下）大量使用 EUV，成熟制程广泛使用浸没式 ArF、KrF 和 i线。
• 存储：三星、SK 海力士、美光在 DRAM 和 3D NAND 中逐步增加 EUV 层数。DRAM 单元图形规则，对 EUV 套刻精度要求极高；3D NAND 更多依赖深孔刻蚀和堆叠，部分层使用浸没式光刻。
• 模拟/功率/特种工艺：德州仪器、英飞凌、意法半导体等以成熟制程为主，主要使用 i线、KrF 和少量 ArF 设备。

先进封装

晶圆级封装、扇出型封装、硅桥与中介层等也依赖光刻形成微凸点、再分布层（RDL）等图形。多在 i线、KrF 或 248 nm 设备上完成，高密度互连逐步引入 193 nm 浸没式。光刻在封装中的应用扩大了 DUV 及成熟光刻机的长尾需求。

受益公司

（以下列举与光刻产业链高度相关的企业，不构成任何投资建议。）

整机设备

• ASML：全球最大光刻机供应商，唯一 EUV 整机厂商，垄断浸没式 ArF 高端市场。2023 年净销售额 276 亿欧元，其中 EUV 系统收入占比约 50%（据 ASML 2023 年报）。
• Nikon：主要提供 ArF 干式、KrF 和 i线光刻机，部分 ArF 浸没式产品在存储客户仍有销售。
• Canon：以 i线、KrF 以及纳米压印光刻（NIL）设备为主，正尝试以 NIL 替代部分 EUV 或 DUV 图形化步骤（如存储单元层）。

核心组件与材料

• Zeiss：非上市，ASML EUV 光学系统独家供应商，DUV 物镜主要供应商。
• Cymer (ASML)：EUV 光源垄断性供应商，DUV 光源主要供应商之一。
• Gigaphoton（小松子公司）：DUV 准分子激光源第二大供应商。
• 光刻胶：JSR（被 JIC 收购要约）、TOK（东京应化）、信越化学、住友化学、杜邦、富士胶片等。
• 掩模/光罩：Photronics、Toppan、DNP、台积电自产光罩部门。
• 过程控制：KLA、应用材料、日立高新。
• 计算光刻 EDA：Synopsys、ASML Brion（内部）、西门子 EDA。

制造端用户（受益于光刻技术进步）

• 先进逻辑/代工：台积电、三星、英特尔。
• 存储：三星、SK 海力士、美光、铠侠/西部数据。
• 成熟制程及封装：中芯国际、联电、德州仪器、日月光/矽品等。

（公开资料未见国内企业在光刻整机及核心光学系统形成可比规模供应。国产光刻胶、掩模、光学元件等处于追赶阶段，具体公司不宜在此列举。）

市场规模与供需数据

（以下数字均标注年份与来源，行业估算口径谨慎参考。）

• 全球光刻设备市场规模：据 SEMI 2024 年中报告，2023 年全球半导体光刻设备市场规模约为 220 亿美元，2024 年受先进制程投资拉动预计增长至 250 亿美元以上。（此处为行业估算，不同统计口径有差异。）
• EUV 光刻机出货与均价：ASML 2023 年交付 42 台 EUV 系统，单台均价约 1.8 亿欧元（约合 2 亿美元）；2024 年预计出货 50+ 台（含数个 High-NA）。High-NA EUV 系统 EXE:5000 单价据公开报道约 3.5–4 亿美元（来源：ASML 2023 投资者日及媒体采访）。
• 浸没式 ArF 市场：ASML 占据高端浸没式 ArF 90% 以上份额（行业估算，2023 年）；Nikon 在部分存储客户维持少量份额。二手翻新市场从 2019 年起受成熟制程扩产推动持续活跃，i线、KrF 设备供不应求。
• 光刻胶市场规模：据富士经济/TECHCET 等机构估算，全球半导体光刻胶市场 2023 年约 20 亿美元，EUV 光刻胶占比快速提升，预计 2028 年翻倍。（各家预测数据存在差异，此处仅给出数量级。）
• 出口管制影响：美国、荷兰、日本自 2022 年起对先进光刻机及部分 DUV 实施出口管制，限制某些 EUV 和高端浸没式 ArF 设备对华出口。2023–2024 年中国大陆成熟制程设备采购量激增，尤其是能够绕过管制的 KrF 和部分第二梯队浸没式 ArF 机台（数据来源：日本海关出口统计及中国海关数据）。

玩家对比

光刻整机竞争格局（以 2023 年营收估算，来源：公司财报及行业估算）

光刻胶市场玩家（2023 年，据 TECHCET 等）

• 东京应化（TOK）：DUV/EUV 光刻胶综合份额居前，尤以 EUV 配合车厂验证深入。
• JSR：DUV 光刻胶主要供应商，EUV 紧随其后，正在资本重组（被 JIC 收购）。
• 信越化学、住友化学：DUV 光刻胶、BARC、SOC 等品类齐全。
• 杜邦：在 ArF 光刻胶及先进封装光刻材料领域竞争力强。
• 新进入者：如美国 Inpria（金属氧化物 EUV 胶）、中国本土企业（上海新阳、南大光电等）处于小量或验证阶段，尚未形成有意义的全球收入占比（公开资料未见明确份额）。

（以上对比仅反映公开信息，各厂商具体细分市场份额因统计口径不同可能存在差异。）

风险

1. 技术瓶颈与良率爬坡风险：高 NA EUV 面临成像视场减半（需变形光学）、套刻精度要求接近 1 nm、光刻胶随机缺陷密度极低等挑战，可能导致量产节点推迟。若 EUV 光刻胶 LWR、灵敏度无法满足 2 nm 节点要求，需材料体系突破。
2. 供应链集中度风险：EUV 光源（Cymer）、光学（Zeiss）均为单一来源，任何一方的产能、质量或地缘问题都可能中断全球先进制程扩张。
3. 地缘政治与出口管制升级：对华出口管制可能进一步收紧，甚至影响部分光刻胶、掩模和零部件；同时中国加速国产替代，若研发出可商用的替代设备，可能改变全球供需格局。
4. 成本暴增与投资回报风险：一台 High-NA EUV 价格逼近 4 亿美元，建设一条月产 3 万片的 2 nm 产线资本开支可能超过 300 亿美元，仅头部代工厂能承担，ROI 敏感性高。一旦先进制程需求不及预期，投资回收压力巨大。
5. 技术替代路径冲击：纳米压印光刻（NIL）、定向自组装（DSA）等非光学图形化技术在小众或特定层可能分走部分市场，尤其 NIL 在存储阵列层已有早期采用，但全面替代可能性目前偏低。
6. 环保与能耗：EUV 设备功耗巨大（单台超过 1 MW），冷却耗电、真空系统和激光器带来的碳排放和运营成本上升，可能面临更严格的 ESG 监管。

（以上风险分析基于截至 2025 年的行业理解，不构成对未来结果的预测。）

误读纠偏

1. “几纳米”工艺名 = 光刻分辨率 实际“7 nm”节点的最小金属间距约为 36–40 nm，“3 nm”节点亦非指任何单一线宽。节点名称仅是等效性能的代称，单次曝光分辨率远不及节点名，需通过材料、结构革新（FinFET、GAA）及多重图案化实现。

2. EUV 会立刻淘汰 DUV 芯片有数十层，仅关键层（鳍片、栅极、局部互连）需要 EUV，大量其他层继续使用成本更低的浸没式 ArF、KrF 或 i线。DUV 设备仍将长期大规模存在，成熟制程扩产保障了 DUV 需求。

3. 光刻就是一台机器一次曝光完成整片芯片 每片晶圆需在光刻机内经历数十至上百次对准与曝光，每次只处理一小块曝光场（field），通过步进扫描覆盖全晶圆；多重图案化层还需多次涂胶、曝光、刻蚀循环。

4. EUV 光刻就不再需要分辨率增强技术 EUV 仍需 OPC、SMO、辅助图形和掩模三维效应补偿（mask 3D effects）。其计算量因为需要建模掩模多层反射和光子散粒噪声而更为庞大，只是较 DUV 多重图案化学步数有所简化。

5. 有了光刻机就能造芯片 光刻只是制造链条中的一环，必须与刻蚀、沉积、CMP、清洗、量测等数百道工艺配合。缺少任何一环的精密配合都无法流片成功。

最新事件（截至 2025 年）

• 高 NA EUV 交付与研发进展：首台高 NA EUV 系统（EXE:5000）于 2024 年初交付英特尔，用于 2 nm 以下研发；台积电、三星预计 2025–2026 年导入。ASML 2024 年披露已接获数十台 High-NA 订单。
• 出口管制动态：2024 年荷兰、日本在美国压力下进一步细化对华高端 DUV 出口许可证要求，部分 1970i 及以上型号浸没式 ArF 设备需许可证；中国厂商在成熟制程仍可采购 1980i 及以下型号。2025 年初市场传闻管制可能扩展至部分光刻胶和零部件，官方尚未证实（公开资料未见确切法令）。
• EUV 光刻胶突破：2024 年国际会论文揭示金属氧化物光刻胶（MOR）在低剂量下实现更低 LWR 的进展；Inpria (JSR/日本) 与主要设备商合作推进量产验证。
• 纳米压印光刻（NIL）应用动态：Canon 宣布其纳米压印光刻机在存储芯片量产上取得早期客户，主要针对 DRAM 部分层，作为 EUV 的补充而非替代（来源：Canon 2024 年新闻发布）。
• 地缘驱动成熟制程扩产：中国 2024 年半导体设备进口额创历史新高，大量 DUV、KrF 和翻新设备涌入，带动上游备件、光刻胶和掩模的国产替代加速。
• 台积电 2 nm 节点路径明晰：计划 2025 年风险试产 2 nm（N2），关键层使用 EUV 结合部分多重图案化，待 High-NA 成熟后逐步过渡至 A14（1.4 nm）节点全面采用 High-NA。

跟踪指标

关注以下先行指标有助于理解光刻产业景气与技术迁移节奏：

1. ASML EUV 季度出货量与积压订单（Backlog） 反映先进制程投资强度。ASML 每季财报会披露 EUV 系统出货数、净预订额和在手订单。同时注意 High-NA 的订单和交付进度。

2. EUV 光刻胶及化学品供应商营收增速 JSR、TOK、杜邦等半导体材料部门收入，尤其 EUV 光刻胶出货公斤数和 ASP 变化，可验证 EUV 层数扩张（各公司财报/公开说明）。

3. DRAM 与逻辑代工厂 EUV 层数指引 台积电、三星、美光在技术研讨会（VLSI、IEDM、分析师日）宣布的 EUV 层数计划。层数增加直接拉动设备与材料需求。

4. 套刻精度 Roadmap IMEC 及主要设备商的技术路线图展示了 overlay 向 1 nm 以下演进的节点，其实现程度决定下一节点能否量产。

5. 二手光刻机价格指数 成熟制程扩产需求会推高 i线、KrF 翻新设备价格和交期，可作为成熟制程景气度指标（来源：SurplusGLOBAL、EquipNet 等行业交易数据，需付费获取。

6. 出口管制法规更新与设备实际断流 追踪美国 BIS、荷兰政府、日本 METI 的管制列表更新，以及中国进口光刻机海关数据（HS 编码 8486）变化，以判断供给影响。

7. 先进节点良率爬坡 2 nm GAA、3D NAND 新一代层数的初始良率直接影响光刻机需求释放节奏，公开信息来自代工厂季度法说会。

（指标参考对象的公开数据频次与可获得性不一，部分需要专业资讯终端。）

信源

• ASML 官网与技术期刊：https://www.asml.com/en/technology
• Chris Mack, Fundamental Principles of Optical Lithography (Wiley, 2007)
• Peter Van Zant, Microchip Fabrication (McGraw-Hill)
• SPIE Advanced Lithography 会议论文集（每年出版）
• SEMI, “World Fab Forecast Report” (2024)
• TECHCET, “Photoresists & Ancillary Materials” 年度报告
• IC Knowledge / TechInsights 光刻技术与成本分析
• 各公司年度报告（ASML、Nikon、Canon、JSR、TOK、信越化学、杜邦、台积电、三星电子、英特尔等）
• 美国商务部工业安全局（BIS）出口管制规则、日本经济产业省（METI）公告、荷兰政府公告
• 公开技术论文：VLSI Technology, IEDM 等

本文所引用的财务、市场与份额数字均在第一次出现处标注了年份和来源或注明“行业估算”；不能从公开资料中明确获得的数字均标记为“公开资料未见”。不构成任何形式的投资建议或市场预测。