探针卡（Probe Card）

3 秒看懂

探针卡是半导体晶圆测试（CP/Chip Probing）中连接 ATE 测试机与晶圆上裸芯片的”物理桥梁”——一端对接测试机的电子通道，另一端以微米级探针尖精准触碰芯片焊盘，逐颗芯片地完成电性筛选，把坏片在封装前拦下来。它是封测环节”第一道质量闸门”的核心耗材。

3 分钟产业解释

探针卡解决什么问题？

一颗晶圆上通常有数百到数千颗芯片（die），在进入昂贵的封装工序之前，需要在晶圆上就完成电性测试（Wafer Sort / CP Test），筛掉功能不达标的坏片，避免无谓的封装成本。探针卡就是执行这一步的物理接触媒介。

类比理解： 如果把 ATE 测试机比作”大脑”，探针卡就是”手指”——它负责在晶圆表面精准”点”到每一颗芯片的焊盘上，建立电气连接，让测试信号能够流入/流出芯片。

产业位置

晶圆制造 → 【CP 测试 ← 探针卡 + ATE】→ 划片 → 封装 → FT 测试 → 成品
                  ↑
          探针卡在此处介入

探针卡属于半导体测试耗材，具有”一次性投入、多次使用、定期更换”的特征。一张探针卡的使用寿命通常以”触碰次数”（touchdown）计，从几千次到数万次不等，取决于探针类型和测试条件。

市场格局概览

探针卡全球市场预估在 25-35 亿美元量级（含存储与逻辑），集中度较高。头部厂商包括：

注： 上述市场格局描述基于公开财报与行业惯例认知，具体市占率数据各机构口径不一。

15 分钟专家深入

一、探针卡的核心工作逻辑

1. 物理接触： 探针尖端（tip）在精密控制下压向晶圆上的焊盘（bond pad 或专用 probe pad），产生一定量的”过驱”（overdrive），确保电气接触可靠。
2. 信号传导： 探针通过精密布线（trace）将芯片引脚信号传导至 PCB 侧，再通过连接器（如 pogo tower / zero-insertion-force connector）接入 ATE 通道。
3. 多点并行： 现代探针卡支持”多站点”（multi-site）测试，即一次 touchdown 同时测试多颗芯片，提升测试效率（throughput）。
4. 参数采集： ATE 通过探针卡向芯片施加激励、读取响应，判断芯片的 DC 参数（漏电、阈值电压）、功能逻辑、速度 bin 等。

二、为什么探针卡对 AI 芯片越来越关键？

AI 加速器/GPU 的几个特征对探针卡构成前所未有的挑战：

• 超大芯片尺寸： 大型 AI 芯片（如 NVIDIA H100/H200/B100/B200 系列）接近或达到光罩极限（reticle limit，DUV/EUV 下均约为 858mm²），部分采用 chiplet 方案（如 AMD MI300 系列），单颗芯片/封装的 I/O 数量极大。
• 极高的 I/O 引脚数： 先进 AI 芯片的信号引脚 + 电源引脚总计可达数千到上万个探针接触点。这对探针卡的布线密度、针数承载能力提出极高要求。
• 大电流需求： AI 芯片功耗可达数百瓦甚至上千瓦（封装级），CP 阶段的大电流供电能力（force/sense 通道的大电流支持）是探针卡设计的关键约束。
• 测试经济性压力： AI 芯片单颗价值极高（数百至数千美元），CP 测试的覆盖率和探针卡的可靠性直接影响良率判断的准确性和产能成本。

三、探针卡的关键技术参数

技术原理（深入机制）

探针卡的基本架构

                    ┌─────────────────────────────────────────────┐
                    │            ATE 测试机 (Tester)               │
                    └─────────────────┬───────────────────────────┘
                                      │ 信号/电源通道
                    ┌─────────────────┴───────────────────────────┐
                    │          接口板 (Interface Board)             │
                    │    ·PCB 信号走线                              │
                    │    ·去耦电容/阻抗匹配元件                       │
                    │    ·连接器 (pogo pin / ZIF connector)         │
                    └─────────────────┬───────────────────────────┘
                                      │
                    ┌─────────────────┴───────────────────────────┐
                    │          探针卡主体 (Probe Card Assembly)     │
                    │    ┌─────────────────────────────────────┐  │
                    │    │  多层陶瓷/PCB 基板 (Substrate)       │  │
                    │    │  ·高密度互连 (HDI)                   │  │
                    │    │  ·阻抗控制走线                        │  │
                    │    └──────────────────┬──────────────────┘  │
                    │                       │                      │
                    │    ┌──────────────────┴──────────────────┐  │
                    │    │  探针阵列 (Probe Array)              │  │
                    │    │  ·悬臂针 / 垂直针 / MEMS 弹性臂     │  │
                    │    │  ·尖端材料: W / BeCu / Pd-alloy     │  │
                    │    │  ·间距控制 / 共面性校准               │  │
                    │    └──────────────────┬──────────────────┘  │
                    └───────────────────────┼─────────────────────┘
                                            │ 物理接触
                    ┌───────────────────────┴─────────────────────┐
                    │         晶圆 (Wafer) 上的芯片焊盘             │
                    │    ·Pad pitch: 先进节点可至 40-80μm          │
                    │    ·Pad opening: 通常 40-100μm              │
                    └─────────────────────────────────────────────┘

三大探针类型的技术差异

1. 悬臂式（Cantilever Probe Card）

• 结构： 探针从卡片侧方以悬臂梁方式伸出，水平方向接触焊盘。
• 优势： 结构简单、成本较低、适合中低引脚数。
• 局限： 高速信号性能受限（针体较长导致寄生电感/电容较大）；针数增加时共面性控制困难；大芯片中心区域探针伸出长度增加，力学稳定性下降。
• 典型应用： 传统模拟/混合信号芯片、中低引脚数 IC 的 CP 测试。

2. 垂直式（Vertical Probe Card）

• 结构： 探针沿垂直方向（Z 方向）排列，通过弹簧机构或弹性结构实现接触。
• 优势： 可支持更高针数（相比悬臂式）；接触力较均匀；适合大芯片。
• 局限： 布线密度受限于机械结构；高频性能一般。
• 典型应用： 存储器（DRAM/NAND Flash）大规模 CP 测试，这类测试针数极高但信号频率要求相对不极端。
• 代表厂商： JEM、MJC。

3. MEMS 探针卡（MEMS Probe Card）

• 结构： 利用微机电系统（MEMS）工艺在硅基底上精密制造微型探针结构，结合薄膜布线（thin-film trace）实现极高密度的信号互连。
• 优势：
  • 超细间距： 可支持极小的探针间距（行业预期可向 30μm 以下推进）。
  • 高针数密度： 薄膜布线密度远超传统 PCB/陶瓷基板。
  • 优异的高频性能： 短探针 + 受控阻抗传输线，带宽可支持数十 GHz 级。
  • 共面性好： MEMS 工艺精度高，大批量探针尖端高度一致性优异。
  • 可重复性/寿命： 弹性 MEMS 臂的疲劳寿命通常优于传统针。
• 局限： 制造成本高、定制周期长、对极小 pitch 的良率挑战。
• 典型应用： 先进逻辑 SoC（如手机 AP、AI 加速器、HPC 处理器）、高带宽存储器（HBM）测试等。
• 代表厂商： FormFactor、MPI。

技术演进趋势： MEMS 探针卡正在成为先进制程探针卡的主流方向，尤其是面对 3nm/2nm 及以下节点芯片、chiplet 架构和 HBM 堆叠等场景。

关键物理机制详解

1. 接触力学与 Overdrive

            施加力 F (由探针弹性系数 k 决定)
              │
              ▼
    ┌──────────────┐
    │  探针尖端     │ ← 弹性变形
    │  (Probe Tip)  │
    └──────┬───────┘
           │ Overdrive (OD)
           ▼
    ══════════════  晶圆焊盘表面
           │
    接触电阻 Rc = f(接触力, 材料硬度, 表面氧化物, 尖端形貌)

• Overdrive 通常在 25-75μm 范围（具体值因探针类型和应用而异）。
• 过驱量过大会导致焊盘损伤（probe mark 过深），影响后续封装键合质量。
• 过驱量不足则接触不可靠，测试结果出现假失效（false fail）。
• 探针尖端在反复触碰后会磨损/形变，改变接触力学特性，需定期维护或更换。

2. 探针尖端材料

3. 信号完整性考量

对于 AI 芯片中日益增长的高速接口（如 HBM 的数千位宽并行接口、SerDes 通道等），探针卡的信号路径必须具备：

• 受控阻抗（controlled impedance，通常 50Ω 单端 / 100Ω 差分）
• 低插损和低回波损耗
• 足够的带宽（探针卡整体通道带宽需覆盖测试信号速率的需求）
• 良好的串扰隔离（crosstalk isolation）

技术演进史

技术路线对比

注： 上述参数为行业定性描述，具体数值因厂商、工艺代际和产品型号差异很大。

上下游

上游（探针卡的材料与组件供应链）

下游（探针卡的终端应用与客户）

探针卡 → 封测厂 (OSAT): 日月光(ASE)、安靠(Amkor)、长电科技(JCET)、通富微电...
       → 晶圆厂自有测试: 台积电(TSMC)、三星(Samsung)、英特尔(Intel)...
       → IDM 厂商: 美光(Micron)、SK 海力士(SK Hynix)、TI、ADI...
       → Fabless 设计公司（通过代工厂下达探针卡需求）: NVIDIA、AMD、高通、联发科...

关键关系： 探针卡厂商通常与芯片设计公司（fabless）和代工厂/OSAT 深度协作，探针卡的 layout 需要基于芯片的焊盘排布定制化设计，合作周期可达数月。

关键指标

供需与市场数据

市场规模

• 探针卡全球市场规模预估在 25-35 亿美元（2023-2024 年度估算，含存储与逻辑细分），具体数字因统计口径（是否含相关测试接口、是否含内部生产）而异。[行业估算，口径不一]
• 其中 MEMS 探针卡占比持续提升，被认为是最具增长潜力的细分方向。

增长驱动力

1. AI/HPC 芯片需求爆发： 先进 AI 加速器对高针数、高密度探针卡的需求拉动显著。
2. HBM 测试需求： HBM 堆叠结构（TSV + 多层 DRAM die）需要专用探针卡方案，随着 HBM 出货量增长（为 AI 服务器配套），需求快速上升。
3. 先进制程缩放： 焊盘间距持续缩小，推动客户从传统探针卡升级至 MEMS 方案。
4. 测试复杂度提升： 更多参数、更高频率、更多站点并行，单颗芯片所需的探针卡价值量上升。

供给约束

• MEMS 探针卡制造需要精密的微加工产线和深厚的经验积累，产能扩张有一定周期。
• 先进探针卡的定制化程度高，设计-验证-量产周期长。
• 头部厂商（FormFactor、Technoprobe）的产能利用率在 AI 需求周期中较高。

代表公司与资本映射

注： 上市代码与定位基于公开信息，市值/估值变动频繁，请以实时行情为准。

投资逻辑

核心叙事

1. AI 算力军备竞赛 → 先进芯片出货放量 → CP 测试量增加 → 探针卡消耗量上升。 逻辑链：AI 芯片单价高→ CP 测试的经济价值更高（一颗 AI GPU 可能价值数千美元，坏片成本极高）→ 测试覆盖率要求提升 → 探针卡需求增长。

2. HBM 作为 AI 服务器的关键瓶颈之一，其测试探针卡是稀缺增量。 HBM 的 TSV + 多层堆叠结构需要专门的垂直接触方案，单颗 HBM 的 CP 测试价值量高于常规 DRAM。

3. MEMS 探针卡替代趋势带来 ASP 提升。 MEMS 探针卡单价远高于传统悬臂/垂直式，当客户因技术节点升级而转向 MEMS 方案时，探针卡厂商的收入增长受益于量价齐升。

4. 耗材属性提供收入持续性。 探针卡有使用寿命限制，高测试量意味着高替换频率，形成类似”剃须刀+刀片”的商业模式。

关注要点

• Technoprobe 与 FormFactor 的份额变化： 两家在 MEMS 探针卡领域竞争加剧。
• HBM 测试探针卡的 ASP 和份额归属： 哪家厂商在 HBM 测试方案中占据主导。
• 先进封装（如 CoWoS、InFO）对探针卡需求的影响： chiplet 架构可能改变 CP 测试的策略（例如 Known Good Die 的需求增加）。
• 客户资本开支周期： 封测厂/晶圆厂的测试设备采购计划直接影响探针卡订单。
• 地缘政治因素： 探针卡供应链涉及美、日、韩、意、台，供应链安全考量可能影响采购决策。

常见误读纠偏

误读 1：“探针卡只是简单金属针接触，技术含量不高”

纠偏： 现代探针卡，尤其是 MEMS 探针卡，是精密的微系统工程产品。它融合了 MEMS 微加工、薄膜多层互连（可达十数层）、受控阻抗传输线设计、精密机械结构、热管理等多学科技术。一张先进 MEMS 探针卡的单价可达数万至十数万美元（因配置和针数而异），设计和制造难度极高。[价格为行业估算，因规格差异大]

误读 2：“AI 芯片大都在封装后才测试（FT），探针卡与 AI 关联不大”

纠偏： 恰恰相反。AI 芯片单颗价值极高（一颗高端 AI GPU 封装后价值可达数千甚至上万美元），如果等到封装后才做 FT 测试才发现坏片，封装成本全部浪费。因此，对于高价值 AI 芯片，CP 测试（使用探针卡）的经济必要性更强，测试覆盖率通常更高。此外，chiplet 架构下”Known Good Die（KGD）“的需求使得 CP 测试的重要性进一步提升——每颗 chiplet die 都需要在封装前确认是好片。

误读 3：“探针卡市场已经成熟，增长空间有限”

纠偏： 探针卡市场受益于 AI 芯片放量、HBM 测试增量、先进制程节点（更小 pitch → 升级需求）等多重结构性因素。MEMS 探针卡细分的增速预期高于行业整体。Technoprobe 2021 年上市后的收入增长趋势也从侧面印证了市场的活跃度。当然，该市场具有周期性，受半导体资本开支波动影响。

误读 4：“探针卡的 probe mark 不会影响后续封装”

纠偏： Probe mark（探针在焊盘上留下的压痕）的深度和位置是需要严格控制的。过深的 probe mark 可能损伤焊盘下方的金属互连层（尤其是先进节点的薄层），影响后续 wire bonding 或 copper pillar bumping 的质量。因此，探针卡设计需要在接触可靠性与焊盘保护之间取得精细平衡。

学习路径

一句话总结

探针卡是半导体 CP 测试中连接测试机与晶圆芯片的关键物理接口，在 AI 芯片高价值、高针数、高密度的驱动下，MEMS 探针卡正成为增长最快、技术壁垒最高的半导体测试耗材细分赛道。

延伸阅读与来源

1. FormFactor (FORM) 年报与投资者关系材料 — 了解全球第一大探针卡厂商的产品线和技术路线 [公司 IR 公开材料]
2. Technoprobe (TPRO) IPO 招股书与年报 — 欧洲探针卡龙头的技术与市场描述 [公司 IR 公开材料]
3. SEMI（国际半导体产业协会） — 半导体测试设备市场统计报告（部分需会员权限）[行业报告]
4. IEEE International Test Conference (ITC) 与 ECTC（Electronic Components and Technology Conference） 论文 — MEMS 探针卡技术前沿 [学术文献]
5. Advantest / Teradyne 应用笔记 — 从 ATE 视角理解探针卡接口需求 [厂商技术文档]

免责声明： 本文仅供概念学习与研究参考，不构成投资建议。市场数据与公司信息基于公开资料整理，具体数字可能存在口径差异，请以最新官方披露为准。