存算一体

3 秒看懂

存算一体（Processing-in-Memory, PIM）让数据不再在处理器与存储器之间反复搬运，而是直接在存储器内部或紧邻位置完成计算。它能突破传统冯·诺依曼架构的“内存墙”，大幅降低延迟与功耗，尤其适合 AI 推理、大数据处理等访存密集型场景。目前主流实现包括近存计算（逻辑靠近存储 die）和存内计算（利用存储阵列的模拟/数字运算），尚处于从学术到产业落地的早期阶段。

3 分钟产业解释

现代计算系统长期受制于“内存墙”——CPU/GPU 的算力增长远超内存带宽，数据搬运的耗时与能耗常常超过实际运算。存算一体将计算单元嵌入到存储中，核心思路是：

• 靠近数据计算：不让数据长途跋涉，减少数据移动开销。
• 利用存储结构本身做计算：例如 DRAM bank 内的电荷分享、SRAM 阵列的位线组合逻辑、或者新型非易失存储器（ReRAM/PCM/STT‑MRAM）利用欧姆定律和基尔霍夫定律实现模拟矩阵乘。

在产业界，高端 GPU 使用 HBM（高带宽内存）并通过 2.5D 封装将内存与计算 die 紧密放置，已可视为“近存计算”的极致形态；而 HBM‑PIM（三星、SK 海力士）则更进一步在内存 die 内部集成可编程运算单元，面向推荐系统、大语言模型频繁的嵌入表查表、Gather/Reduce 操作等场景。边缘端则出现基于模拟存内计算的 AI 推理芯片（如 Mythic、Syntiant），利用闪存或模拟SRAM阵列一步完成深度卷积层的乘累加，能效比可达传统数字芯片的数倍至数十倍（厂商宣称，无独立第三方的统一基准）。

存算一体当前主要挑战包括：工艺集成难度、模拟计算精度受限、编程模型与软件生态不成熟。但随着 AI 模型日益庞大、能效要求持续提升，其被视作后摩尔时代的重要架构方向。

15 分钟专家深入

存算一体并非单一技术路线，而是一个涵盖从封装集成到电路级改造的技术谱系：

1. 物理级近存计算（Near‑Memory Computing）

   • 通过先进封装（如 CoWoS、EMIB）将逻辑 die 和存储器堆叠在 interposer 上，极大缩短物理距离。
   • HBM 的 1024‑bit 超宽接口就是一种近存设计，但它依然是“传输数据”到计算 die 再算。
   • 真正的 PIM 进一步：在内存芯片内放置轻量级处理器（如 stream processor，或可编程的 ALU 阵列），把部分算子（如 reduction、gather、write‑back）下放。三星 HBM‑PIM（基于 Aquabolt HBM2）即属此类，据公开信息其 AI 引擎可处理 FP16 乘加。

2. 存内计算（In‑Memory Computing）

   • 数字存内（Digital In‑Memory）：将 SRAM 或 DRAM 子阵列变成多位并行算术单元，利用存储单元本身实现逻辑操作，例如通过修改读出行线（wordline）和位线（bitline）的选通方式，在 CMOS 电路上直接完成布尔运算。传统数字存内布尔逻辑（如 Ambit）利用 DRAM 行激活时的电荷分享原理，可通过同时激活多行并修改敏感放大器实现按位与/或。SRAM 中则需要专门设计的计算单元或外围电路，不能简单通过同时激活多条字线实现通用布尔运算。美国 DARPA HIVE 项目培育了一批数字存内方案。
   • 模拟存内（Analog In‑Memory, AIM）：利用非易失存储器件的可编程电阻状态来表示权重，输入电压沿 wordline 施加，每根 bitline 上根据基尔霍夫电流定律自然求和，相当于一次矩阵向量乘法。一次读操作可完成多层神经网络的整层或部分层计算。主要存储介质包括：
     • ReRAM（忆阻器）：电阻随机存取存储器，阻值可连续或离散调节，写入需要施加特定电压脉冲。
     • 相变存储器（PCM）：利用锗锑碲合金的非晶态/晶态间电阻差。
     • STT‑MRAM：自旋转移矩磁存储器，写入速度快，但阻值比偏小，对模拟计算信噪比提出挑战。
     • NOR Flash：成熟工艺，可存储多阶模拟量，Mythic 即使用此技术。
   • 模拟存内计算的优势是能效极高（一次读操作等价于大规模并行乘加），但面临器件变化性、噪声、模数/数模转换开销及寿命磨损等问题。通常需要混合信号设计、校准电路和纠错码来补偿精度损失。

3. 基于 DRAM 的近存计算与内存内处理

   • 利用 DRAM 行激活时的电荷分享原理，在灵敏放大器附近增加逻辑，可实现行间逻辑操作（如 rowclone、AND/OR），典型如 Ambit 方案（学术原型），这属于真正的存内计算（存内逻辑）。
   • 三星 HBM‑PIM 和 SK 海力士 AiM 则是将可编程 ALU/FPU 集成到内存 die 内的近存计算（Processing‑in‑Memory）方案，并非利用 DRAM 阵列电荷分享实现布尔逻辑的存内计算；它们面向推荐系统、Gather/Reduce 等场景，声称在特定工作负载下可提供数倍于传统 DRAM 的数据处理能力，但实际产品部署仍主要面向大规模超算和云厂商的早期试验。

应用场景差异

• 云端训练/推理：大内存带宽需求，HBM‑PIM 有天然优势，可加速嵌入表聚合、注意力分数计算等。
• 边缘端推理：对功耗极度敏感，模拟存内推理芯片可提供 TOPS/W 的质变，适用语音唤醒、视觉识别等。
• 在训推一体系统里，权重更新需要高精度写操作，这是模拟存内的致命弱点，因此纯模拟方案大多定位为推理专用；近存数字 PIM 则仍有能力参与训练的部分 back‑propagation 减轻通信压力。

关键制约与前景

• 编程模型：如今软件栈假设内存是被动设备，需要引入编译器和运行时支持自动卸载算子。各大厂商已提出开放接口（如 UPMEM、三星的 PIM SDK）。
• 标准化：PIM 设备间的互操作、内存一致性模型均待行业联盟（如 CXL 联盟）推动，可能与 CXL.mem/CXL.cache 结合形成 PIM‑enabled 内存池。
• 工艺与成本：在 DRAM 或 NAND die 上集成逻辑，会增加 mask 层数、降低良率，商业可行性需大规模出货支撑。

技术原理

传统冯·诺依曼瓶颈

   ┌────────┐     数据总线      ┌────────┐
   │  CPU   │◄═════════════►│ Memory │
   └────────┘    （带宽有限）    └────────┘
   每次运算都需要从 Memory 加载数据，结果再写回。
   功耗 ≈ 数据移动功耗 + 计算功耗。

近存计算逻辑

  ┌────▼─────────────┐
  │      Logic Die     │  计算靠近高速缓存
  └────▲──────┬───────┘
       │      │  ＜3D 堆叠或 2.5D interposer＞
  ┌────▼──────▼───────┐
  │  DRAM/NAND Die     │ （含部分处理单元）
  └──────────────────┘
   数据搬运距离缩短到微米级，大幅提升带宽密度、降低每比特功耗。

模拟存内计算（AIM）矩阵乘运算

假设一个权重矩阵 W 存储在 ReRAM 阵列中，元素 w_ij 表示为电导 g_ij。输入向量 x 转换为电压 V_i 加在各行 wordline 上。根据基尔霍夫定律，第 j 列 bitline 上的总电流 I_j ≈ Σ_i V_i · g_ij，即完成了点乘计算。通过跨阻放大器（TIA）和模数转换器（ADC）读取电流值，即得到乘积结果。

         (行线 wordline)
        V₁───┬───┬───┬───
        V₂───┼───┼───┼───
        V₃───┼───┼───┼───
             │   │   │
            I₁  I₂  I₃ ... (列线 bitline)

• 一次读操作即可获得整个矩阵结果，时间复杂度 O(1)（相对于内存读取）。
• 挑战：器件电导漂移、IR drop 引起信号衰减、ADC 功耗高、写耐久性有限。

数字存内计算的布尔逻辑示例

传统数字存内布尔逻辑（如 Ambit）利用 DRAM 行激活时的电荷分享原理，可通过同时激活多行并修改敏感放大器实现按位与/或。例如，激活两行 WL_a 和 WL_b，通过电荷分享后比较器输出“1”的条件相当于 AND。该类技术可将内存单元直接用作逻辑门，减少 ALU 占用。SRAM 中的存内逻辑通常需要专门设计的计算单元或外围电路，不能简单通过同时激活多条 wordline 来实现通用布尔运算。

技术演进史

• 1970s 概念萌芽：早期并行计算机（如 Goodyear MPP）已在位级处理单元中结合内存。
• 1990s – 2000s RAM 内逻辑探索：IRAM、PIM 原型机（如 Berkeley IRAM、PIM Lite），因当时工艺与需求不匹配而沉寂。
• 2010s 中期复兴：大数据与 AI 爆发凸显内存瓶颈，学术原型 Ambit (CMU/Intel) 展示 DRAM 行运算；ISAAC (Utah) 等提出基于 ReRAM 的模拟神经网络加速器。
• 2016‑2020 产业试探：三星 2021 年推出 HBM‑PIM（基于 Aquabolt HBM2），SK 海力士 2021 展示 AiM 原型，Mythic、Syntiant 发布模拟 AI 芯片。
• 2020s 生态建设：UCIe/CXL 标准兴起，为 PIM 内存池化铺路；三星 2022 展示 HBM‑PIM 与新思科技合作验证云负载。行业目前处于从验证系统向大规模商用过渡阶段。

技术路线对比

（注：具体能效倍数、精度数值因产品而异，表中为定性描述，未标注硬数字。）

上下游

• 上游原材料与设备：
  • 存储晶圆（DRAM：三星、SK 海力士、美光；NAND：铠侠、西部数据等）；
  • 新型非易失存储器材料（HfO₂基铁电、GeSbTe合金）及相应薄膜沉积、刻蚀设备（应用材料、泛林半导体）；
  • 混合信号 IP 与 ADC/DAC 单元（Synopsys, Cadence 提供设计工具）。
• 中游芯片设计与制造：
  • 逻辑工艺逻辑 (如台积电 N5/N4 用于 logic die)；
  • 堆叠封装（3D‑TSV、混合键合）由台积电 CoWoS、三星 I‑Cube、Intel EMIB 等提供；
  • 存内计算芯片设计公司（传统存储大厂 + 初创公司）。
• 下游系统集成与应用：
  • 云服务厂商（AWS、微软、Google）评估 PIM 加速实例；
  • 边缘 AI 设备商（安防摄像头、智能家居）。
  • 软件栈适配：编译器（MLIR、TVM）、PIM 编程框架。

关键指标

• 能效（TOPS/W 或 JOPS/W）：模拟 PIM 常宣称达到传统 AI 加速器的 5‑20 倍能效（厂商典型估算，具体取决于标准）。
• 带宽扩展比：近存 PIM 可将有效带宽提升至传统 HBM 的 2‑4 倍（针对特定访问模式）。
• 延迟：存内计算消除部分访存延迟，但引入 ADC 转换延迟、驱动电路延迟。
• 可靠性指标：模拟存内需要关注 conductance drift, endurance, retention。
• 软件易用性：目前尚无统一的 PIM 系统基准，标准化工作滞后。

供需与市场数据

因搜索未获最新市场报告，无法提供精确数字。根据多家机构（如 Yole Intelligence、富途投研等）公开摘要，存算一体市场预计未来五年 CAGR 将达双位数，主要驱动力为 AI 推理边缘设备、超大规模数据中心内存带宽升级。HBM‑PIM 将在 2025 后逐步渗透高性能计算市场，模拟存内主要在音视频、关键词识别等极低功耗 IoT 处放量。实际出货量仍受成本与客户验证周期影响。

代表公司与资本映射

• 三星电子：最早演示 HBM‑PIM，并开发存内计算相关方案；与 AMD/Xilinx 合作验证。
• SK 海力士：推出 AiM 内存内计算 DRAM，近期展示与 GPU 协同处理推荐模型。
• 美光科技：早期参与 DARPA HIVE，在数字/模拟 PIM 均有布局，尚未量产独立 PIM 产品。
• Mythic：采用 NOR Flash 模拟矩阵乘法器，产品主要面向工业视觉和边缘服务器。
• Syntiant：超低功耗语音 AI 处理器，基于模拟域的计算加速器（可编程模拟乘加电路阵列），而非利用 SRAM 存储阵列做直接模拟存内计算，已应用于多家消费电子厂商。
• Graphcore：虽不是纯 PIM，但其 IPU 采用大量片上 SRAM 靠近计算单元，即可看作近存设计的延伸。
• 初创/研究机构：Upmem（法国，基于 DRAM 的 PIM 加速卡）、国内亦有知存科技、九天睿芯等，典型获多轮融资。
• 资本映射：AI 芯片赛道仍受风险资本关注，PIM 被视为差异化方向；退出路径多为被云厂商、存储大厂收购或长期独立上市。

投资逻辑

1. 内存墙问题不可逆：大模型对内存带宽的需求增速远超制程进步，PIM 是唯一能从根本上减少数据移动的架构方案，长期替代部分加速器逻辑。
2. 产业链协同：存储巨头本身就主导 DRAM/NAND 路线图，他们有动力在先进封装上叠加计算功能，提升 ASP，存在供应链护城河。
3. 边缘侧刚需：成本敏感的 IoT 设备需要极低功耗 AI，模拟存内恰能满足，有望在 TWS、助听器等市场率先起量。
4. 风险因素：编程生态碎片化、客户认证周期长、模拟芯片良率爬坡挑战；技术尚未被主流框架原生支持，或导致推广落后于预期。

常见误读纠偏

1. “存算一体=完全消除访存”
   即使是真正的存内计算，权重仍需从非易失存储阵列读取（或预写入），输入数据加载、中间结果传输仍涉及部分数据移动，不能说零访存。PIM 的目标是大幅减少外部内存访问，但无法消除。
2. “模拟存内计算精度足够做训练”
   目前公开的模拟 PIM 芯片主要面向推理，其权重的编程精度和器件写入噪声使得高精度 back‑prop 非常困难。产业普遍认为训练仍需要数字高精度环境，模拟 PIM 短期内不会用于云端训练。
3. “HBM‑PIM 直接替代 GPU”
   HBM‑PIM 是辅助加速器，负责特定算子（如 embedding lookup、element‑wise operation），主控计算仍由 GPU/CPU 执行。它并非独立 SoC，更多是异构计算的一个协处理单元。
4. “ReRAM 存算一体已经商用很多年”
   成熟的 ReRAM 独立存储芯片刚刚规模化（如富士通、Sony 的片段产品），但基于 ReRAM 的模拟存算一体仍处于工程样片或极小批量阶段，远未大规模商用。

学习路径

1. 奠基知识：《Computer Architecture: A Quantitative Approach》内存层次结构章节；
2. 经典论文：
   • “Ambit: In‑Memory Accelerator for Bulk Bitwise Operations Using Commodity DRAM” (ISCA 2017)
   • “ISAAC: A Convolutional Neural Network Accelerator with In‑Situ Analog Arithmetic in Crossbars” (ISCA 2016)
   • “A 1‑TOPS/W Analog Deep Machine‑Learning Engine Adaptive to New Non‑Volatile Memories” (JSSC 2020)
3. 行业报告：三星、SK 海力士 Hot Chips 会议演讲；Mythic、Syntiant 白皮书。
4. 工具链：了解 MLIR 针对 PIM 的扩展提案，CXL 联盟的 PIM 用例。
5. 跟踪动态：ISSCC、VLSI 研讨会近年 “Memory‑Centric Computing” session。

一句话总结

存算一体是突破冯·诺依曼瓶颈、实现高能效 AI 计算的架构革命，目前已从学术走向产业早期落地，但软件生态和可靠性仍需突破，有望在未来十年深度重塑计算格局。

延伸阅读与来源

• 三星半导体“Processing in Memory”技术白皮书（官网）
• SK 海力士 “HBM‑PIM & AiM” 新闻室资料
• Mythic “The Analog AI Compute‑In‑Memory Advantage”
• IEEE ISCA/MICRO 会议论文集 （acm.org）
• 《Nature Electronics》综述 “In‑memory computing with non‑volatile memory devices” (2021)
• Yole Intelligence Memory & Computing 2024 预测摘要

（注：由于检索受限，未能提供实时数据与精确产品规格，以上信息基于截至 2025 年初公开的技术趋势与报道。）