溅射

1. 3秒看懂

溅射，是在纳米尺度为芯片“造电线”与“打地基”的核心物理工艺。想象在原子台球桌上，用高能离子球猛烈撞击金属靶材，将靶材原子精准地“撞”出来，然后像一层层原子级砖块般，在布满沟壑的晶圆表面均匀铺成只有几纳米薄的导电膜。

2. 3分钟产业解释

在一颗指甲盖大小的先进AI芯片里，藏着由数十层金属线构成的“微型城市”。溅射，正是搭建这座城市供电网络（金属互连层）的第一道奠基工序。

核心逻辑： 我们日常见到的电线是毫米级的，而芯片内的“电线”是纳米级的。溅射工艺的本质，是一种名为物理气相沉积（PVD）的超精密原子搬运技术。它的任务有两个：第一，在刻蚀好的深沟或孔洞里，像涂抹一层极薄的“胶水”（阻挡层），防止铜导线与硅基材发生不良反应；第二，在这层“胶水”上，溅射一层同样极薄的“导电底漆”（种子层），为后续电镀填满铜导线打下基础。

为何如此关键？

1. AI算力的物理瓶颈： 制约AI芯片算力的不仅是晶体管数量，还有连接它们的导线质量。导线越细、层数越多，电阻就越大，导致信号延迟和巨大发热。任何一处溅射薄膜的微小不均匀或缺陷，都可能成为整个芯片的功耗黑洞或信号断点。
2. 先进封装的基石： 在Chiplet（芯粒互联）与HBM（高带宽内存）这类尖端封装技术中，垂直互联通道（TSV）和重布线层（RDL）的制造，完全依赖于溅射工艺在几十微米深的硅通孔内部，完成高质量的阻挡层与种子层沉积。没有溅射，就没有芯片的3D堆叠。
3. 设备的战略价值： PVD溅射设备，是半导体制造链条上仅次于光刻、刻蚀的核心设备之一。其技术制高点（如iPVD）长期由少数国际巨头掌控，是典型的“卡脖子”技术，因此也是国产化攻坚的关键方向。

3. 技术原理：原子级的精密碰撞与沉积

溅射不是在晶圆上“倒”金属，而是在高真空腔室内，实时调控的原子级物理过程。其本质是动量转移和薄膜成核生长的结合。

工艺分解：

1. 高真空环境建立：工艺开始前，腔体需被抽至极高的真空度（通常低于10⁻⁶ 托），以最大限度排除水汽、氧气等杂质对薄膜纯度的干扰。
2. 等离子体产生：通入高纯度的工艺气体（通常为惰性气体氩气）。在靶材（阴极）和晶圆载台（阳极）间施加高压电场，将氩气原子电离成由带正电的氩离子和自由电子组成的等离子体。
3. 离子轰击与靶材原子溅射：电场将高能氩离子加速并轰击至靶材表面。这一物理碰撞中，氩离子的动量被转移给靶材原子，如同台球撞击一样，将靶材表面的原子和原子团簇“敲”出来。此过程为纯物理过程，无化学反应。
4. 薄膜沉积与成核：被溅射出的靶材原子以高动能飞行，穿越等离子体区域，最终撞击并附着在晶圆衬底表面。这些原子在表面经历迁移、聚集、成核，继而生長成连续薄膜。

先进变体：离子化物理气相沉积（iPVD） 传统溅射的最大短板在于，溅射出的靶材原子飞行方向是随机的，在处理深宽比很高的沟槽（例如先进节点的接触孔或TSV通孔）时，会在开口处堆积，形成“悬垂”，导致内部空洞。 iPVD的突破在于“二次电离”：在传统溅射源与晶圆之间，增设了一个射频线圈耦合的等离子体区域。飞行经过此区域的靶材原子会被二次电离，带上正电荷。然后，通过在晶圆载台上施加负偏压，这些金属离子就会被电场垂直“拉”进沟槽或通孔的底部和侧壁，从而实现了绝佳的底部填充和台阶覆盖能力。

4. 关键参数：衡量工艺优劣的7大标尺

评价溅射工艺的能力，需要一套定量的指标体系。这些参数直接关联芯片的良率、性能和可靠性。

1. 台阶覆盖率 (Step Coverage)： 这是先进制程中最重要的参数。定义是沟槽底部/侧壁的薄膜厚度与顶部场区薄膜厚度的比值。对于高深宽比的TSV或接触孔，理想的iPVD工艺要求覆盖率超过80%，甚至趋近100%。阶覆盖率不足会直接导致互连断路或可靠性失效。

2. 薄膜电阻率 (Resistivity)： 反映金属互连线的导电能力。对于铜种子层，电阻率越低越好，理想值应尽可能接近块体铜的电阻率（~1.68 μΩ·cm）。杂质的掺入、晶粒尺寸过小都会导致电阻率急剧上升，恶化芯片功耗（公开资料未见当前量产最先进节点的具体铜导线电阻率，但业界趋势是随尺寸微缩，电阻率因尺寸效应而急剧升高）。

3. 薄膜均匀性 (Uniformity)： 指整片晶圆内厚度的变异范围，通常以最大减最小值与两倍平均值之比计算。先进工艺要求在300mm晶圆内，薄膜非均匀性低于3%（1σ），关键层则要求低于1%。均匀性直接影响整片晶圆上所有芯片性能的一致性。

4. 沉积速率 (Deposition Rate)： 衡量产能的核心指标，单位通常为纳米/分钟或埃/分钟。更快的速率意味着更高的设备产出和更低的持有成本，但往往需要在膜质与均匀性之间做权衡。

5. 颗粒与缺陷控制 (Defectivity)： 每片晶圆上大于特定尺寸（如45nm）的颗粒数量。溅射过程中靶材的异常放电、腔壁剥落都会引入致命缺陷。这一参数是直接与晶圆厂良率挂钩的最严苛指标之一。

6. 薄膜应力 (Film Stress)： 薄膜在衬底上生长时，因晶格失配或热膨胀系数差异会产生内应力，导致晶圆弯曲变形。对于多层堆叠的3D NAND和先进封装，应力控制尤为关键，需要工艺调至低应力或特定应力状态，否则会引发后续光刻对准困难甚至结构破裂。

7. 靶材利用率 (Target Utilization)： 一块高纯靶材的有效使用比例。传统平面磁控溅射靶材利用率仅20-30%，会形成“跑道”状刻蚀沟槽。通过旋转磁场设计或移动磁控管，可将利用率提升至50%或更高，是降低单片晶圆耗材成本的关键。

5. 技术路线对比：定性权衡与场景匹配

溅射技术并非“一招鲜”，不同的技术路线是根据应用场景在速率、覆盖面、成本和膜质之间进行权衡的产物。

6. 上游：高壁垒的精密组件与超高纯材料

溅射工艺的实施，高度依赖上游设备零部件和材料的技术水平。

设备与核心零部件：

• 真空与腔体系统： 超高真空腔体（铝合金或不锈钢）、高抽速低温泵或涡轮分子泵。
• 等离子体源与电源： 高精度射频/直流/脉冲直流电源，是产生和控制等离子体的心脏。磁控管组件的设计与磁场均匀性是实现高薄膜均匀性的关键。
• 气体与控制系统： 质量流量控制器（MFC），精确控制氩气等工艺气体流量。
• 自动化系统： 高洁净度真空机械手和晶圆校准系统。

核心耗材——高纯溅射靶材： 靶材是溅射的“弹药”，其品质直接决定了薄膜性能，是材料领域中技术壁垒最高的品类之一。

• 纯度： 半导体级靶材纯度要求极高，通常为5N（99.999%）至6N（99.9999%）。微量的放射性元素（如铀、钍）及碱金属杂质（如钠、钾）会直接软错误失效芯片。资料来源为国际靶材厂商（如日矿金属）产品手册与半导体行业通用标准。
• 微观结构与加工： 靶材的晶粒尺寸、尺寸均匀性和晶向需要精密控制，以保障溅射速率的稳定和薄膜的均匀性。同时，靶材需通过高可靠性的焊接工艺，与背板（通常为铜或铝合金）结合，确保在高功率、强冷却的工况下不发生脱焊。
• 供应链现状： 全球半导体级靶材市场高度集中。根据QY Research等机构的综合报告显示，日矿金属、霍尼韦尔、东曹等国际巨头市场份额占比超过80%，尤其是在铜、钽、钛等核心品种上形成技术与专利壁垒。国内企业如江丰电子、有研新材已在铝靶、钛靶等品种上实现规模化国产替代，但在先进制程所需的最先进节点铜锰合金靶、钴靶等方面，份额仍然偏低。

7. 下游：贯穿半导体制造与先进封装全链条

溅射工艺的应用具有高度渗透性，覆盖了从晶圆制造的前道（FEOL）、中道（MOL）到后道封装（BEOL）的全环节。

• 逻辑芯片制造：

  • 金属互连层： 每一次技术代际的演进，互连层数和接触孔数量就大幅增加。溅射的阻挡层（氮化钽/钽）和种子层（铜）沉积是形成每层导线的第一步。
  • 金属栅极/功函数层： 在HKMG（高介电常数金属栅极）工艺中，需要溅射氮化钛、铝化钛等功函数金属来精确调节晶体管的阈值电压。

• 存储芯片制造：

  • 3D NAND： 垂直堆叠层数已从128层迈向300层以上，为连接数百层垂直单元，必须在超深、极高深宽比的沟道孔中进行阻挡层和种子层的沉积，这是iPVD设备的核心战场。
  • DRAM： 电容器制造复杂化，需要溅射堆叠式电容器的高k介质和金属电极。

• 先进封装（后道应用）：

  • 硅通孔（TSV）： 2.5D/3D封装的核心。溅射需在深度几十微米、深宽比超过10:1的TSV内部连续覆盖阻挡层和种子层，以实现HBM（高带宽内存）与逻辑芯片的垂直互连。
  • 凸点下金属化层（UBM）与重布线层（RDL）： 在晶圆级封装（WLP）和扇出式封装中，溅射作为种子层，为后续电镀生长微凸点和再分布线提供基底。

• 其他领域： MEMS传感器（压电薄膜）、功率器件（背面金属化）、射频滤波器（压电氮化铝薄膜）等。

8. 受益公司：全球巨头与国产先锋

溅射设备与材料市场的格局泾渭分明，头部效应极其显著。下述公司基于公开信息整理，仅作产业格局描述。

设备领域：

• 国际龙头： 应用材料（AMAT） 是全球PVD设备市场的绝对领导者，其Endura系列平台是行业标杆，覆盖逻辑与存储的全部先进节点。根据公司财报及行业分析，其在高端iPVD领域的市场份额或超80%。泛林半导体（Lam Research） 则在特定刻蚀与沉积领域拥有协同优势。
• 国内核心： 北方华创（NAURA） 是国内溅射设备的主力军，其磁控溅射设备已在铝焊盘、钨沉积等工艺中实现规模化应用。据公司公告及相关产业报道，其在铜互连PVD及针对先进封装的TSV PVD设备上已取得突破，正加速追赶。中微公司 亦在布局相关领域，公开资料未见其溅射设备在大规模量产的市占率具体数据。

靶材领域：

• 国际龙头： 日矿金属（JX Nippon Mining & Metals） 是全球最大的半导体溅射靶材独立供应商（通常占据过半份额，来源：公司官网及行业估算）。霍尼韦尔（Honeywell） 和东曹（Tosoh） 亦是技术和份额领先者。
• 国内上市企业： 江丰电子（Konfoong Materials, KFMI） 是国内溅射靶材的龙头，产品覆盖铝、钛、钽、铜等全系列，已进入台积电、中芯国际等全球主流晶圆厂供应链。有研新材（Grinm Advanced Materials） 是另一重要力量，在钴靶等先进靶材上有所布局。阿石创（Achison） 则在面板和部分半导体领域占据一席之地。

9. 市场规模：量价齐升驱动的稳健增长

溅射设备与材料市场直接受益于半导体产业的资本支出周期和结构性技术升级。

• 设备市场：根据SEMI（国际半导体产业协会）历年《WWSEMS报告》及Gartner/Market.US等第三方机构（2022-2023年）口径估算，全球PVD溅射设备市场占WFE（晶圆制造设备）总市场的比例约为4%-5%。先进封装领域对PVD设备的独立需求正快速增长，但缺乏统一的独立第三方汇总口径。不同于刻蚀或薄膜设备，PVD设备市场因应用材料一家的份额极为集中，市场量级推算可参考其滤过公开财报的分部收入进行逆向分析。
• 靶材市场：根据QY Research / SEMI / 前瞻产业研究院等机构的综合公开报告，2022年全球半导体溅射靶材市场规模约为15亿至20亿美元区间，预计以5%~8%的年复合增长率成长。铜靶、钽靶和高纯度钨靶是价值量最高的品种。中国大陆是全球最大的靶材消费市场，占比超过30%，且增速高于全球平均水平，国产替代空间巨大。
• 增长引擎：
  1. 先进逻辑： 制程微缩导致互连层数增加（如从28nm的约6层增至3nm的超15层），直接增加了PVD工艺步骤数。
  2. 3D NAND： 层数堆叠从64层向200-300层以上跃进，对用于深沟道孔沉积iPVD设备的数量需求呈近线性增长。
  3. AI驱动下的先进封装： HBM和Chiplet技术的爆发，使得TSV制造的溅射需求激增。据Yole Intelligence等机构预测，先进封装设备市场增速将持续高于整体半导体设备市场增速。

10. 玩家对比：设备性能与应用覆盖的差异

以逻辑芯片铜互连阻挡层/种子层这一关键应用为例，定性比较应用材料与国内龙头的技术差异。

声明：此对比根据公开的产业报告、公司官网及新闻进行定性分析，不构成任何投资建议。

11. 风险：技术迭代与地缘政治的双重变数

追踪溅射工艺与产业，必须正视以下结构性与周期性风险：

1. 潜在的技术替代风险： 随着沟道孔深宽比的极限化，PVD（即使是iPVD）的填充能力终将遇到物理瓶颈。极薄阻挡层和种子层可能会被原子层沉积（ALD） 技术所补充或替代。ALD能实现完美的台阶覆盖率，但沉积速率极慢且成本高昂，短期内更多是互补而非完全替代。
2. 材料体系的变革风险： 为对抗铜导线电阻在纳米尺度的尺寸效应，行业正研究引入铋、钌、钴等新型互连金属或合金材料。材料体系的变更意味着对现有溅射工艺、靶材供应链的全盘重构，对未能同步的玩家构成颠覆性风险。
3. 供应链过度集中与地缘风险： 设备端高度依赖美国应用材料（AMAT），靶材端则高度依赖日本的日矿金属。出口管制政策的任何变化，都可能对特定市场（如中国大陆）的先进制程产能扩张造成短期或长期的供给中断。
4. 下游资本开支的强周期性： 半导体设备与材料行业是强周期行业。下游逻辑/存储器大厂削减资本开支会立刻冻结设备采购，给设备商带来收入与利润的剧烈波动。据WSTS/SEMI 2023年度报告，当年存储市场疲弱时，存储厂商设备开支同比降幅显著。

12. 常见误读纠偏：区分“常识”与“技术真相”

1. 误读：“溅射就是简单的物理镀膜，技术门槛不高。”

   • 纠偏： 这是对原子级薄膜工程最大的误解。半导体溅射控制的不是厚度，而是在原子尺度上的纯度、结构、应力和共形性。一块5N级靶材中一个十亿分之一的放射性杂质，就能导致整批芯片软失效。这一技术是等离子体物理、超高真空工程和高纯材料学的复合金字塔尖。

2. 误读：“PVD设备市场已近饱和，增长乏力。”

   • 纠偏： 此观点忽略了“用量”和“价值”的双重提升。用量上，一个3D NAND 300层堆叠的晶圆厂对PVD设备的采购量远大于之前的64层工厂。价值上，一台针对高深宽比的iPVD设备售价远高于一台常规磁控溅射设备。这是典型的“量价齐升”市场。

3. 误读：“国产高纯靶材能做到5N/6N纯度，就已经和国际巨头一样了。”

   • 纠偏： 纯度只是门槛。真正的差距在于“一致性”和“可制造性”设计。例如，靶材内部的晶粒尺寸、晶向分布是否能在25000片晶圆的整个寿命期里始终保持极度均匀，溅射时不发生异常放电，这是需要长期庞大工艺数据库和经验积累的内功，非一日之功。此外，绑定焊合层是否存在微纳级缺陷也是致命项。

4. 误读：“下游应用只看先进逻辑芯片。”

   • 纠偏： 先进封装（尤其是AI芯片用的HBM）已是同等重要的增长极。一个CoWoS先进封装生产线对TSV溅射设备的需求量同样巨大，这是由Chiplet架构决定的新的价值增量，其人。

13. 最新事件与趋势（截至2024年）

1. AI算力驱动HBM扩产潮： 三星、SK海力士、美光为争夺HBM3e/HBM4市场份额，宣布了激进的产能扩张计划。这直接拉动了用于TSV制造的iPVD设备和高端阻挡层/种子层靶材的急单需求。相关订单增长已在设备及材料龙头2023年下半年至2024年的财报中得到反映。
2. 背面供电网络（BSPDN）的产业化： 英特尔在2024年宣布将在其18A节点大规模应用背面供电技术PowerVia，台积电、三星也计划在未来节点引入。背面供电网络的制造涉及在晶圆背面进行深孔刻蚀、阻挡层与种子层沉积，为iPVD工艺增加了全新的应用场景和需求量。
3. 中国本土供应链切换加快： 受国际出口管制政策影响，中国本土晶圆厂在前道和存储领域，对北方华创等国产溅射设备的验证进程呈加速趋势。据公开招投标信息不完全统计，2023年国内PVD设备国产化率相比此前有明显提升，尤其是在金属硬掩膜、铝焊盘等环节。
4. 靶材本地化供应比例提升： 面对供应链安全考量，国内晶圆厂主动提升本土靶材的绑定份额。以江丰电子为例，其公告显示来自国内客户的营收占比持续提升，且正从铝靶、钛靶向铜锰合金靶等高难度品种渗透。

14. 跟踪指标：如何观察产业脉搏

要持续追踪溅射产业动态，可重点关注以下领先与同步指标：

• 领先指标：
  • 全球晶圆厂资本开支指南（尤其台积电、三星、英特尔）： 反映未来6-12个月的设备采购需求。
  • 三大HBM原厂的月产能扩张计划： 直接对应TSV溅射设备和耗材的增量需求。
  • 北美半导体设备订单出货比（B/B值）： 反映设备行业的景气度拐点。
• 同步与微观指标：
  • 龙头设备商（如应用材料）的半导体设备部门季度营收与新增订单额（Billings）。
  • 龙头靶材商（江丰电子、有研新材）定期报告中的营收增长率与毛利率变动， 毛利率上行可能反映产品高端化趋势。
  • 关键3nm/2nm逻辑工艺及300层3D NAND的客户验证项目进展公告： 是判断高端PVD设备国产化进度的直接证据。
  • 先进封装（CoWoS/InFO）月产能变化数据。

15. 信源与进阶学习

以下为本页内容所参考知识体系的可靠信源类型，可用于系统性深入学习：

• 半导体制造技术基石： Michael Quirk, Julian Serda《半导体制造技术》（教材，侧重PVD与互连工艺基础）。
• 行业产业权威数据： SEMI每年发布的《WWSEMS Report》、《World Fab Forecast》和《Materials Market Data Subscription》；Yole Intelligence《Status of the Semiconductor Equipment Industry》等付费市场报告。
• 公司一手信息： 应用材料、Lam Research、北方华创、江丰电子等公司官网“投资者关系”板块下的年度报告、季度业绩说明会纪要；以及其在行业展会（如SEMICON China）上发表的技术演讲。
• 学术前沿： 《Journal of Vacuum Science & Technology A》、《IEEE Transactions on Semiconductor Manufacturing》等学术期刊上关于HiPIMS、新型扩散阻挡层的研究文献。

特别提示： 本页内容基于公开的、可追溯的行业通用原理、产业逻辑和公司公告进行撰写。文中所有财务、市占率、产能数据皆为特定年份和口径下的估算值，或标注为“公开资料未见”。此深度概念页旨在提供技术理解与产业框架，严禁用作任何具体的投资决策依据。