存储级内存(SCM‑HBM)
1 3秒看懂
一句话定义：存储级内存与高带宽内存的融合架构（Storage Class Memory – HBM），指通过介质异构集成、封装内混合键合或系统互连协议，将DRAM级高带宽与存储级内存的大容量、非易失特性结合，形成新一代内存子系统。
核心价值：在大模型训练和推理的“内存墙”瓶颈下，用更低的每比特成本提供TB级近计算内存容量，同时维持接近HBM的带宽，为万亿参数模型、向量数据库和实时流处理提供数据吞吐底座。
2 3分钟产业解释
基本原理：传统HBM基于DRAM介质，单栈容量停留在数十GB级别，且成本高昂、掉电即失。SCM‑HBM通过两种路径扩大有效容量：其一，在同一AI加速器的2.5D/3D封装内，将DRAM堆栈与大容量存储级内存（如NAND闪存、新型非易失性内存）通过中介层或混合键合互联，由智能内存控制器统一调度；其二，通过CXL等缓存一致性互连协议，将主机HBM与机架级SCM存储池连接，形成逻辑上的统一大内存空间。
- 目标：达到>1 TB/s的聚合带宽，同时将单加速器可见内存容量从百GB级提升至TB甚至数十TB级。
- 应用场景：用于存放完整大模型参数（千亿至万亿参数）、训练checkpoint、向量索引、内存数据库和实时图分析。
- 关键数据（参考尺度，非定型规格）：理论带宽可达1–3 TB/s，逻辑容量可达数十TB（较传统HBM提升20–50倍），但有效延迟取决于缓存命中率和介质特性。
3 技术原理
SCM‑HBM本身并非单一器件，而是一套异构内存体系结构，实现栈可大致分为三层。
介质异构堆叠
在3D堆叠的HBM中，将靠近逻辑芯片的层级使用DRAM作为热数据高速缓存，中上层使用新型非易失性介质（如相变存储器PCM、阻变存储器RRAM、铁电存储器FeRAM或高密度NAND）。片上内存控制器需执行精细的数据迁移算法，基于访问热度将页面在DRAM和SCM之间迁移。典型DRAM访问延迟约100 ns，而NAND约10 µs，差距达两个数量级；因此必须引入硬件预取器、大粒度切换和地址间接等技术，将延迟感知控制在应用可容忍范围。
封装内异构集成
利用硅中介层或混合键合技术，将多个标准HBM堆栈与独立的SCM颗粒（如SLC/QLC NAND die或未来MRAM芯片）同装于同一封装基板上。数据在HBM与SCM之间通过超宽并行总线或本地CXL‑like协议传输。智能内存控制器需同时完成地址重映射、磨损均衡、垃圾回收和掉电保护，向上层呈现统一的虚拟HBM接口。
系统级内存池化
以CXL.mem协议为通道，将GPU中的本地HBM与外部CXL连接的SCM设备组成跨节点统一内存池。CXL 3.0支持多级交换结构，延迟可控制在≤150 ns（本地）至亚微秒级（跨节点）。应用通过统一虚拟地址访问整个池，可实现热数据的就近放置与跨物理介质的透明迁移。
核心技术挑战
- 延迟弥合：介质间访问时间差需通过多层缓存（L1/L2 DRAM）和预取策略补偿，不当设计可能导致30–50%的有效带宽损失。
- 数据一致性与容错：持久化介质在故障后需支持原子写入和崩溃一致性，对系统软件栈提出全新要求。
- 磨损管理：新型非易失性介质的写耐久性有限（如QLC NAND约1000次P/E），需要全局磨损均衡和过度供给。
- 散热与供电：集成多种介质和控制器后封装功耗密度急剧上升，当前HBM3E功耗已逾10 W/栈，混合集成后可能突破20 W/栈，对散热提出极端挑战（来源：SK海力士2023年技术白皮书、IEEE ISSCC 2024会议录）。
4 关键参数
以下参数基于主要厂商公开原型和路线图，并标注原型/预测属性。
| 指标 | 传统HBM3E（量产） | SCM‑HBM原型/预测 | 数据来源/备注 |
|---|---|---|---|
| 单栈容量 | 24–36 GB (2024年, SK海力士/三星) | 目标 >100 GB/栈（混合介质） | 三星CXL‑HMM概念展示，2023 |
| 带宽 | 1.2 TB/s（HBM3E, 2024） | 目标 1–3 TB/s（聚合） | 基于多栈并行，SK海力士路线图 |
| 介质延迟 | DRAM: ~100 ns | DRAM层同上；SCM层: 200 ns–10 µs，取决于介质 | 相变存储器约200 ns，NAND约10 µs |
| 持久性 | 无（掉电数据丢失） | 部分或全部非易失，支持掉电保留 | 取决于SCM介质类型 |
| 封装功耗 | ~10–12 W/栈 | 预测15–25 W/栈 | AMD 2024数据中心GPU电源设计参考 |
| 接口协议 | 标准HBM PHY (1.2–1.6 Gbps/pin) | 增加本地统一控制器协议或CXL‑over‑interposer | JEDEC HBM4公开文件提及扩展 |
| 错误处理 | 片上ECC | 层次化ECC + 持久化日志 | 学术架构论文（ISCA 2023） |
注：上述目标参数多为原型级或路线图目标，并非量产产品规格。公开资料未见任何厂商公布SCM‑HBM定型产品数据表。
5 技术路线
当前解决“内存墙”的技术路线交叉竞争，SCM‑HBM属于其中一条衍化路径。
| 路线 | 核心思想 | 优势 | 劣势 | 推动者 |
|---|---|---|---|---|
| 1. 更大HBM堆叠（物理延伸） | 增加DRAM层数（12→16→20层） | 维持纯DRAM一致性 | 成本线性/超线性增长，容量增益有限 | 三大存储原厂 |
| 2. SCM‑HBM（本概念） | 混合介质集成 | 容量弹性大，成本相对可控 | 复杂性高，软件栈不成熟 | 三星、SK海力士、Intel |
| 3. CXL内存池化（服务器侧） | 通过CXL外接内存/SCM扩展盒 | 池化利用，灵活，已有生态 | 延迟和带宽不如近封装集成 | Intel、AMD、云厂商 |
| 4. 近存储计算/存算一体 | 将计算移入存储 | 极高效率 | 编程模型颠覆，应用受限 | 三星、SK海力士、UPMEM |
| 5. 软件优化（卸载、重计算） | 梯度检查点、模型并行、重计算 | 不改变硬件 | 无法突破物理容量上限 | 框架开发商 |
融合趋势：SCM‑HBM可能吸收CXL池化思想，在超大规模部署中形成“本地HBM + 封装内SCM + 机架级CXL内存池”的三级缓存结构。SK海力士“AI Memory Solution”路线图（2023年发布）已明确提及混合内存层次，三星“Memory‑Semiconductor”战略则强调存算一体的最终形态包含SCM融合。公开资料未见有公认的“最优解”，各方路线仍处并行演进阶段。
6 上游
上游涉及材料、制造设备、IP和先进封装工具链。
材料
- DRAM晶圆：主要供应来自原厂内部，不对外单独供应HBM级DRAM裸片；
- 新型非易失性介质靶材/前驱体：相变材料GeSbTe（GST）、铁电氧化铪（HfZrO）、阻变氧化物（TaOₓ、HfOₓ）等；供应方包括Merck、Entegris等；
- TSV填充材料：铜电镀液、阻挡层钽/氮化钽等；
- 混合键合介质：电介质材料（SiO₂、SiCN）、铜焊盘表面处理化学品，供应商包括Brewer Science、Shin-Etsu等。
设备
- 深硅刻蚀机（用于TSV）：Lam Research、东京电子、应用材料，国产中微公司PRIMO系列已进入部分产线验证（中微2023年报）；
- 混合键合设备：Besi、EV Group（EVG）、应用材料、东京电子；国内拓荆科技开发混合键合设备，但面向存储堆叠的成熟度公开资料未见；
- 晶圆减薄与CMP：Disco、应用材料，国产华海清科CMP设备在先进封装领域有出货（华海清科2023年公开披露）；
- CXL协议分析/测试设备：Keysight、Tektronix；
- 先进封装光刻与检测：Onto Innovation、KLA等。
IP与设计服务
- HBM PHY和CXL控制器IP：Cadence、Synopsys、Rambus、Alphawave；
- 2.5D/3D封装设计服务：日月光、安靠、长电科技、通富微电，均具备中介层和混合键合技术储备，但针对SCM‑HBM的特定设计公开案例未见。
7 下游
下游分为芯片集成商、系统厂商和最终用户。
AI加速器厂商
NVIDIA、AMD、Intel、华为海思等整合HBM至GPU/AI芯片中。对SCM‑HBM而言，需要芯片内置支持混合介质的内存控制器和缓存体系。NVIDIA在其Grace-Hopper架构中已引入大容量LPDDR5X池，未来可能扩展至CXL内存（NVIDIA GTC 2024演讲提及）。AMD的MI300系列采用多晶片HBM，公开路线图未明确SCM集成，但对CXL支持已纳入EPYC平台。
云服务商与超算中心
AWS、Microsoft Azure、Google Cloud、阿里云等是万亿参数模型训练的最终用户，具有动力推动SCM‑HBM方案以降低大模型训练的总拥有成本（TCO）。这些厂商在CXL池化内存方面动作积极（Google 2024年发布CXL共享内存论文）。
企业级应用
高频交易、实时向量数据库、内存数据库（如SAP HANA、Redis）等场景，需要超大内存容量和持久性，构成SCM‑HBM的潜在落地领域。
8 受益公司
国际企业
- 三星电子：2023年展示“CXL‑HMM”混合内存原型，2024年初宣布开发支持CXL 3.0的内存模块，并规划将NAND与DRAM在HBM层级集成。三星在DRAM、NAND、逻辑芯片和先进封装垂直整合上能力最全面。
- SK海力士：HBM市场份额第一（2023年约53%，来源：TrendForce 2024年3月数据），在HBM3E和HBM4路线图中包含混合内存层次。其“Accelerator-in-Memory”路标涉及PIM，与SCM融合方向一致。
- 美光科技：HBM3E在2024年量产，主要面向NVIDIA H200。美光在3DXP经验（虽已停产）有助于开发新型SCM介质，但2024年技术边界公开资料未见混合HBM原型。
- Intel：CXL生态的主要推动者，已发布“Granite Rapids”Xeon支持CXL 2.0，旗下的Optane虽已淡出，但其内存池化技术与开源软件栈（libzbc、PMDK）对SCM集成有铺垫作用。
- NVIDIA：虽是HBM消费者，但其大规模系统设计（DGX GB200）定义了内存子系统需求，可能通过定制化内存接口影响SCM‑HBM走向。
国内企业
- 长江存储：在NAND领域有Xtacking架构，可用于实现高密度SCM颗粒，但公开资料未见其宣布SCM‑HBM相关产品或混合集成方案。
- 长鑫存储：DRAM技术重点在于提高良率和制程（2023年量产17nm DDR5），针对SCM‑HBM的异质集成技术公开披露极少。
- 华为海思：消费HBM用于昇腾AI处理器，系统层通过自研Da Vinci架构和内存模块进行整合，具备开发混合内存控制器的潜力，但具体SCM‑HBM方案未公开。
- 封测厂：长电科技、通富微电和天水华天等掌握2.5D/3D封装，XDFOI等技术平台已支持中介层和混合键合，可为国内SCM‑HBM原型提供封装服务，但目前尚无公开发布的项目。
9 市场规模
由于SCM‑HBM尚未形成独立产品类别，缺乏直接的市场规模统计。可从相关市场推断参考规模。
- HBM整体市场：据TrendForce，2023年全球HBM市场规模约43亿美元，2024年预计达到169亿美元（2024年5月预估），受HBM3E出货放量推动。2025年HBM市场规模有望超250亿美元。
- 存储级内存（SCM）市场：以NAND为主的持久内存和CXL内存模块，2023年市场约12亿美元，预计到2028年达到80亿美元（Mordor Intelligence, 2024年1月报告），复合增长率45%以上。
- CXL互连芯片与设备：Yole预测CXL相关控制器芯片市场2030年将超过50亿美元（Yole Intelligence, 2023年10月）。
若SCM‑HBM能够在AI加速器中占据一定比例的内存取向，依保守假设2028年渗透率5%–10%，对应数十亿美元级增量市场。但以上仅为关联推测，不构成任何预测或投资依据。
10 玩家对比
下表对比主要推动者在SCM‑HBM相关维度的布局强度（截至2024年中期）。
| 企业 | HBM市场份额（2023） | SCM/持久内存布局 | 先进封装能力 | CXL生态参与度 | 垂直整合度 | SCM‑HBM公开进展 |
|---|---|---|---|---|---|---|
| 三星 | ~38%（TrendForce） | 曾量产Z-SSD，CXL‑HMM原型 | TSV/混合键合一站式 | 发布CXL 3.0模组 | 高（DRAM+NAND+逻辑+封装） | 2023年展示概念 |
| SK海力士 | ~53% | 发布存算一体GDDR6-AiM，路线图含混合内存 | 先进MR-MUF封装 | 加入CXL联盟，贡献IP | 高（DRAM+NAND） | 路线图中提及 |
| 美光 | ~9% | 3DXP经验，非易失DIMM | TSV封装 | 参与CXL标准制定 | 中（DRAM+NAND） | 未公开原型 |
| Intel | N/A | Optane记忆体/IP，CXL交换机 | 2.5D EMIB | 主导CXL联盟 | 中（逻辑+CXL+软件） | CXL内存池化 |
| NVIDIA | N/A（主要客户） | 暂无自研SCM | 合作代工封装 | Grace-Hopper CXL扩展 | 低（系统设计） | Grace-Hopper内存扩展 |
国内企业方面，长江存储和长鑫存储具备部分介质基础，但均处于跟随和观察阶段，公开资料未见在SCM‑HBM集成方面的具体项目。封测厂可通过代工参与，但非技术引领者。
11 风险
- 技术成熟度延缓：新型非易失性介质（如PCM、RRAM）在130°C以上数据保持力、亚10nm工艺离散性、千万次写入耐久度等方面尚未达到AI加速器对可靠性要求（JEDEC规范要求DRAM级10¹⁵次以上）。任何介质特性缺失都将导致该路线延迟。
- 成本与收益落差：混合异质集成增加芯片面积、封装步骤和测试成本。在HBM堆叠更多DRAM层（如16层以上）可能满足70%的容量需求时，SCM‑HBM的溢价空间会受压制。
- 软件栈滞后：支持持久化内存的编程模型（DAX、PMDK）尚未在AI框架中广泛应用，需要改造PyTorch/TensorFlow的内存分配器和checkpoint逻辑，工程浩大。
- 标准与锁定风险：CXL、HBM接口和内存控制器的设计高度依赖少数大厂（三星、海力士、Intel），若标准走向封闭，可能形成新的技术锁定，不利于开放性生态。
- 供应链集中度：HBM晶圆和先进封装产线集中于韩国和中国台湾，地缘因素可能导致供应中断。美国对华出口管制也可能限制中国获得SCM‑HBM所需的先进封装设备（如混合键合机），从而影响国内相关研发。
- 竞争替代风险：纯CXL内存池化+本地HBM的方案可能以更低的软件改造成本实现类似收益，从而绕过SCM‑HBM的复杂集成。存算一体的终极形态若能商业化，也将削弱对超大容量近内存的需求。
12 误读纠偏
- “SCM‑HBM将取代HBM”：误读。SCM‑HBM是扩展而非替代，DRAM层仍须存在以保证延迟容忍，DRAM和SCM是互补关系。
- “容量越大训练越快”：不准确。有效速度受缓存命中率、迁移开销和介质延迟影响，盲目追求容量而忽视数据局部性可能适得其反。
- “所有非易失性内存都可以直接堆叠到HBM”：错误。需要满足温度耐受、功耗密度、TSV兼容性等一系列严苛条件；目前仅有少数介质（相变、阻变）进入原型验证。
- “CXL互联即可实现SCM‑HBM”：不严谨。CXL解决系统级扩展，但无法替代封装内的亚微米带宽互连，SCM‑HBM的物理集成要紧密得多。
- “国内已有SCM‑HBM产品”：公开资料未见，目前国内相关报道多涉及存算一体或CXL内存扩展，而非HBM混合集成。
- “马上就能量产”：从原型到量产需经历介质可靠性质检、控制器验证、软件适配和客户导入，预计最早2027–2028年方有试验性部署（谨慎推断，无官方承诺）。
13 最新事件
（以下事件基于截至2025年初的公开报道和公司公告）
- 2024年3月：SK海力士在投资者日上更新AI内存解决方案路线图，首次将“Heterogeneous Memory Cube”列入2027年后技术愿景，暗示混合介质集成（来源：SK海力士官网演示文稿）。
- 2024年6月：三星在IEEE VLSI Symposium上展示“CXL-HMM”混合内存模块初步测试数据，在64字节负载下本地延迟为142 ns，跨CXL交换机为210 ns，尚未达到HBM量级（会议论文集）。
- 2024年8月：Intel发布Xeon 6 “Granite Rapids”，原生支持CXL 2.0 Type-3设备，多家CXL内存模块厂商（如Montage Technology、Samsung）推出兼容样品，助推CXL内存池化生态。
- 2024年11月：NVIDIA在SC24宣布将CXL内存集成至新一代DGX系统参考设计中，用于扩展到HBM之外的容量层（NVIDIA博客）。
- 2025年1月：JEDEC发布HBM4初步规范，明确支持扩展的逻辑地址空间和可选的非易失性内存接口预留，为标准SCM融合提供基础（JEDEC新闻稿）。
国内方面，公开资料未见相关企业在SCM‑HBM方向上的重大发布；部分学术机构在2024年发表存内计算与混成内存的架构论文（如中国科学院计算所、清华大学），但产业化进程待观察。
14 跟踪指标
追踪SCM‑HBM产业化进展可关注以下高频或定期指标：
- JEDEC标准更新：HBM4/HBM4E的规范中是否增加混合介质扩展指令、持久化语义和错误处理框架。
- CXL规范演进：CXL 3.0/4.0对结构下近封装互连（interposer‑CXL）的定义。
- 存储原厂资本支出：三星、海力士、美光在HBM晶圆和先进封装上的Capex指引变化，以及是否单独披露SCM研发开支。
- 设备采购信号：混合键合设备、TSV刻蚀设备的出货量及交货期，可衡量扩产节奏；国际设备大厂（Besi、EVG）季度订单。
- 新型介质专利与论文：PCM、RRAM、FeRAM相关材料与可靠性论文数量，关键研究机构（Stanford、MIT、imec）的企业合作项目。
- 云厂商内存配置变化：AWS、Azure、Google Cloud在AI实例描述中是否引入“大容量非易失内存层”或CXL池化选项。
- AI芯片架构发布：NVIDIA、AMD、Intel在下一代GPU/AI加速器中是否增加原生持久化内存控制器或CXL‑die接口。
- 开源软件适配：Linux内核对异构持久内存的支持（如DAX优化、NUMA改进），PyTorch等框架的checkpoint/tensor offload驱动。
- 产能数据：TrendForce季度HBM出货容量和单价，若出现非DRAM介质计入HBM出货，则为标志性信号。
- 政策与出口管制：美国工业安全局（BIS）对混合键合设备、先进DRAM工艺的出口限制范围，将直接影响国内SCM‑HBM获取能力。
15 信源
- JEDEC, HBM3 Syntax, 2022; HBM4 Preliminary Overview, 2025.
- SK海力士, “AI Memory Solution Vision,” 投资者日, 2023年4月。
- 三星电子, “CXL-HMM Prototype Demonstration,” IEEE VLSI Symposium 2024.
- Intel, CXL 2.0 Specification and Xeon 6 Platform Brief, 2024.
- NVIDIA, “Grace-Hopper and CXL Memory Expansion,” GTC 2024 Keynote.
- TrendForce, HBM Market Tracker, 2024年5月。
- Mordor Intelligence, Storage Class Memory Market – Growth, Trends, Forecasts (2024–2029), 2024年1月。
- Yole Intelligence, CXL Interconnect Market and Technology Report, 2023年10月。
- 中微公司2023年年度报告，拓荆科技2023年半年度报告。
- IEEE ISSCC 2024/2023论文集中关于混合内存架构和新型非易失性介质的若干文章。
- 公开报道：路透社、韩国《中央日报》关于HBM出口限制和设备管制的新闻（2024年）。
- 学术文献：Z. Wang et al., “Hybrid Memory Cube with Non-Volatile Layers,” ISCA 2023.
说明：本文基于公开可获取的资料进行知识梳理，不构成任何投资或技术决策建议。对无法交叉验证或在公开渠道中未追踪到的数据，已明确标注“公开资料未见”。