Tensor Core

3秒看懂

Tensor Core 是 NVIDIA GPU 内部专门用于加速矩阵乘加运算的硬件单元。它在一块硅片上直接实现了 D = A × B + C 的分块计算原语，支持混合精度：用 FP16、BF16、TF32、INT8 甚至 FP8 等较低精度输入 A 和 B，乘积以 FP32 等较高精度累加。这意味着一次 Tensor Core 操作可在数百个时钟周期内完成数千次等效乘加，为深度学习训练与推理提供相比传统 CUDA Core 数量级级别的吞吐量飞跃。从 2017 年 Volta 架构首发至今，Tensor Core 已成为所有大语言模型、扩散模型、科学计算等 AI 负载运转不可或缺的计算底座。

3分钟产业解释

Tensor Core 的本质不是一颗独立的芯片，而是嵌入在 NVIDIA GPU 每个流式多处理器（SM）内的一组硬件化矩阵乘加引擎。传统 CUDA Core 处理矩阵乘法时，必须将其展开成大量标量 FMA 指令，数据搬运和指令调度开销巨大。Tensor Core 在硬件层面原生认知“矩阵分块”这一概念，一次指令就能驱动一个固定尺寸（如 16×16×16）的矩阵分块完成乘加。

在产业实践中，程序员几乎不需要直接编写 Tensor Core 指令。训练框架 PyTorch、TensorFlow 或 JAX 在调用卷积、全连接或注意力算子时，NVIDIA 的底层库 cuDNN、cuBLAS 和开源模板库 CUTLASS 会自动将计算图映射为 Tensor Core 可识别的高效 kernel。这种“无感加速”效应让一块 GPU 的 AI 训练能力在 Volta→Ampere→Hopper→Blackwell 的代际更迭中提升了数十倍，直接推动了大模型从几千亿参数到万亿参数的规模跃迁。可以说，没有 Tensor Core 的硬件化矩阵乘加，以 ChatGPT 为代表的大模型产业浪潮至少会被算力瓶颈向后推移数年。

技术原理

Tensor Core 执行的单条核心指令是一条混合精度融合乘加（Fused Multiply-Add, FMA）。在一台抽象的寄存器机上，这条指令完成：

D_frag[m][n] += A_frag[m][k] × B_frag[k][n]

其中 m,n,k 是由分块尺寸决定的循环边界。以 Ampere 架构的 TF32 模式为例，一个 warp（32 个线程）中每条 mma.sync 指令驱动 16×16×16 的分块矩阵乘加。这里的“16×16×16”并不是在一个时钟周期内全部算完，而是通过流水线被拆解成串行执行的子步骤，在约 8~16 个时钟周期内完整交付，掩藏延迟靠的是发射多组独立 warp 指令的流水线并行。

内部执行模型

由程序员视角俯视，一个完整的 Tensor Core 调用分为四步流水：

1. 数据搬入：线程块将全局内存（HBM）中的矩阵片段以 coalesced 访问分批加载到每个 SM 共享内存（Shared Memory）。
2. 异步拷贝：借助 Ampere 及后续架构引入的异步拷贝指令（cp.async），从共享内存将当前分块数据非阻塞地搬入每个线程的私有寄存器片段，同时加载下一组分块地址。
3. MMA 发射：warp scheduler 向 Tensor Core 发射 mma.sync 指令，硬件内部的脉动阵列或多级乘法树开始工作，输入端 A/B 寄存器片段持续流入，输出端 FP32 累加器不断更新部分和。
4. 写回与积累：经过所有 k 维度分块轮询后，最终结果由寄存器写回共享内存或直接存回全局内存。

硬件微架构

NVIDIA 官方未完全公开 Tensor Core 精确门级实现，但综合白皮书和学术界逆向分析，其核心是多重 FP16/INT8 乘法器阵列，布置成类似脉动阵列的二维网格。对于 TF32 模式，输入端 A 和 B 以 19 位指数与 10 位尾数的截短表示出现（和标准 FP32 相同指数，但尾数从 23 位截为 10 位），乘法器产生截短部分积后流入 FP32 全宽累加器，最后进行一次舍入，从而在保证深度学习结果基本无损的前提下显著缩减乘法器面积和功耗。

Hopper 架构引入 FP8（E4M3 和 E5M2），并配备 Transformer Engine 协同管理。Transformer Engine 在训练时以 layer-wise 粒度分析当前张量统计，动态决定将该层投射为 FP8 还是保持在 FP16，由硬件和软件库联合吸收量化误差，以此将大模型训练吞吐比 BF16 模式再提升一个台阶。

软件流水线与共享内存编排

Tensor Core 利用率的最大瓶颈不是算力本身，而是数据供给。一个精心优化过的 kernel 会使用软件流水线交替发射 MMA 指令与数据搬运指令：warp 在计算第 i 个分块的同时，加载第 i+1 分块的数据，隐藏全局内存和共享内存的访问延迟。共享内存中 A 和 B 矩阵的布局必须避免 bank 冲突（即多个线程同时访问同一内存 bank），其切片维度也要与 Tensor Core 的分块形状对齐，否则会在硬件内部产生无效周期。

结构化稀疏

Ampere 架构引入对 2:4 结构化稀疏的原生支持。权重矩阵中每 4 个连续元素至少存在 2 个零值，Tensor Core 通过专门的稀疏标记字节跳过这些零值的乘加运算，在理想条件下可使有效吞吐量相比稠密模式翻倍。实际收益高度依赖剪枝算法能否在不损伤模型精度的前提下达成 2:4 离散稀疏模式。

关键参数

评估一颗 Tensor Core 或整个 GPU 的有效计算能力，需要观察以下几个维度。所有指标均需区分标称精度（如 FP16/TF32/FP8），同类对比才有意义。

• 峰值吞吐量（TFLOPS 或 TOPS）：理论最大运算速率，通常由公式 Tensor Core 频率 × 活跃 Tensor Core 数 × 每核每周期操作数 推算。以 NVIDIA H100 SXM5（2022 年发布）为例，NVIDIA 公布数据（来源：NVIDIA H100 白皮书，2022 年 9 月）显示，在 BF16/FP16 精度下稠密 Tensor Core 峰值约为 990 TFLOPS，FP8 下可达约 1979 TFLOPS，INT8 下为约 1979 TOPS。实际应用中，该数值严格受制于内存带宽、算数强度及芯片功耗墙。
• 实际利用率（Achieved FLOPS / Peak FLOPS）：衡量特定工作负载对硬件的填充程度。典型 GEMM kernel 若经过 CUTLASS 精心调优，实测可达 75%~85% 的有效利用率；普通未手动分块的 PyTorch 算子可能仅 20%~40%。
• 支持精度组合：Tensor Core 各代之间最重要的差异之一是可用的输入/累加精度矩阵。例如，Ampere 引入 TF32（输入截短 FP32，累加 FP32），Hopper 引入 FP8（E4M3/E5M2），Blackwell（2024 年发布）引入 FP4/FP6。精度越低的模式峰值 TOPS 越高，但模型训练与推理可接受的精度下限各有门槛。
• 分块尺寸与寄存器压力：Tensor Core 的分块形状（如 16×16×16、32×16×16）决定了每次 MMA 指令消耗的寄存器数量和共享内存布局。分块过大会导致每个 warp 的寄存器瓶颈从而降低流处理器占用率（occupancy），分块过小又会增加指令发射频率与数据搬运比例。
• 能效比（TFLOPS/W）：利用专用数据通路和低精度乘法器，Tensor Core 执行 FP16 矩阵乘加时的能效通常可比传统 CUDA Core FP32 FMA 高出 5~10 倍（基于 Ampere GA100 架构白皮书相对能效对比段落推算，2020 年发布）。这是大模型训练数据中心 TCO 管理的核心变量。
• 显存带宽与 HBM 代际：Tensor Core 吞吐量受制于内存带宽的程度远高于通用 CUDA Core，因为矩阵乘法属于典型的“高算力、高带宽”负载。H100 搭配六堆 HBM3（总带宽约 3.35 TB/s，来源：NVIDIA H100 产品规格表，2022），Blackwell B200 搭配八堆 HBM3e（约 8 TB/s，来源：NVIDIA 2024 年 GTC 发布数据），每一代内存升级都是 Tensor Core 实际发挥算力的硬约束。

注意：除 NVIDIA 官方白皮书数字外，AMD MI300X（2023 年发布，来源：AMD 2023 数据中心与 AI 技术发布会）公开的 BF16/FP16 峰值约为 1.3 PFLOPS（基于 Matrix Core）。Tensor Core 与 Matrix Core 的峰值对比并不能直接等同于实际训练速度，因为软件栈成熟度和算力利用率差距巨大。

技术路线

第一代（2017 年，Volta） 首次在 GV100 GPU 中搭载 Tensor Core，支持 FP16 输入的矩阵乘加、FP32 累加。Volta 有 640 个 Tensor Core，混合精度训练成为现实。PyTorch 1.0 通过 torch.cuda.amp 使开发者几乎零代码改写即可享用混合精度加速。

第二代（2018 年，Turing） 面向消费市场（GeForce RTX 20 系列）和 Quadro RTX 专业卡，Tensor Core 新增 INT8 与 INT4 精度，为游戏引入实时深度学习超采样（DLSS），标志着 Tensor Core 从数据中心走向消费计算。

第三代（2020 年，Ampere） GA100 引入三大突破：TF32（19+10 尾数 FP32 兼容格式）、BF16、以及 2:4 结构化稀疏机制。TF32 让多数工程代码无需修改即可自动利用 Tensor Core，稀疏模式允许理想条件下吞吐翻倍。该代产品（A100）成为生成式 AI 早期浪潮的基础算力平台。

第四代（2022 年，Hopper） GH100 加入 FP8 支持（E4M3 / E5M2），并首次配合 Transformer Engine 实现逐层自动精度切换。异步内存拷贝单元 TMA（Tensor Memory Accelerator）降低数据搬运开销，使得大模型训练（如 GPT-3 175B）相比 A100 在同等 GPU 数量下提效约 2~3 倍（来源：NVIDIA H100 白皮书，2022）。

第五代（2024~2025 年，Blackwell） B200/B100 正式引入 FP4、FP6 精度，搭载第二代 Transformer Engine 和更大分块尺寸。2024 年 GTC 公布 B200 单颗芯片的 FP8 峰值高达约 4.5 PFLOPS（来源：NVIDIA 2024 GTC Keynote），进一步将万亿参数级模型的训练和推理实用化。

路线特征

各代 Tensor Core 均保持二进制兼容性和 wmma/mma 指令集一致性。路线演进的核心规律是：每代主攻 1~2 种更低精度（FP8→FP6→FP4），并在相应的软件生态（cuDNN、CUTLASS、Transformer Engine）中提前埋入配套支持。硬件本身也在增强结构化稀疏和异步搬运能力，以应对注意力机制和 MoE（Mixture of Experts）等新架构负载。

上游

Tensor Core 制造链上游的分工高度集中化。

晶圆代工与制程 自 Volta 起，Tensor Core 所在的 GPU 大芯片几乎全部由台积电（TSMC）代工。V100 使用台积 12nm FFN，A100 升级为 7nm N7，H100 采用 4nm N4，Blackwell B200 基于台积 N4P 定制节点（来源：NVIDIA 各代架构白皮书及官方公开制程信息披露）。制程越先进，单芯片可容纳的 Tensor Core 数量越多，频率和能效同步改善。

先进封装与内存集成 每一代 Tensor Core GPU 都依赖台积 CoWoS（Chip-on-Wafer-on-Substrate）封装将计算芯片与 HBM 堆栈整合在同一中介层。台积电 CoWoS 产能长期紧张，是高端 GPU 持续缺货的物理源头。HBM 内存堆叠由 SK 海力士、三星、美光三足鼎立供应，H100 采用 SK 海力士 HBM3，Blackwell B200 转向 HBM3e（8 堆，总带宽约 8 TB/s）。HBM 本身供货周期和对先进封装产能的占用是 Tensor Core 交付量级的天花板。

EDA 与 IP Synopsys 和 Cadence 的设计工具链贯穿 Tensor Core 从 RTL 编码、逻辑综合到时序收敛的全流程。乘法器阵列的高密度布局和低功耗要求，依赖两家 EDA 巨头提供的先进综合和 Place & Route 工具。

设备与材料 光刻机（ASML EUV）、刻蚀机、检测设备等与常规先进制程 GPU 供应链一致，不再赘述。

下游

Tensor Core 的下游是整条 AI 价值链。

深度学习框架与底层库 直接调用方为 NVIDIA 自有软件栈：cuDNN（卷积/归一化/激活等算子）、cuBLAS（GEMM）、CUTLASS（开源 GEMM 模板）、TensorRT（推理优化编译器）。上层的 PyTorch、TensorFlow、JAX、ONNX Runtime 在框架层面桥接用户代码。PyTorch 2.0 以上版本的 torch.compile 能自动检测并映射适合 Tensor Core 的子图（来源：Meta AI 官方博客，2023 年 3 月）。

训练负载 GPT-4 级大语言模型、Gemini、Claude、LLaMA、Mistral 等大模型的预训练微调基本全部在 H100 或 A100 集群上完成。单次训练周期可消耗数万 GPU·月，云服务商和科技巨头因此成为最大消费者。

推理负载 Tensor Core 同时支撑大规模推理。Meta 在 2024 年 Q2 财报电话会上明确提到，AI 推荐系统等推理负载正成为 GPU 算力消耗的重要部分（来源：Meta 2024 Q2 Earnings Call, 2024 年 7 月）。TensorRT-LLM 等优化引擎通过 INT8/FP8 量化将大模型推理部署于 Tensor Core 上，实现高吞吐低成本。

垂直行业 扩散模型图像生成（Midjourney、Stable Diffusion）、视频生成（Sora 等 run on H100 集群）、药物发现（AlphaFold 结构预测及分子模拟）、科学计算（气候模拟、聚变研究）均将 Tensor Core 作为核心加速器。

云服务商 AWS（P4d/P5 实例）、Azure（ND A100 v4/ND H100 v5）、GCP（A3 实例）、Oracle Cloud 等通过各代实例向中小企业出租 Tensor Core 算力。凭借这种分层价值传导，Tensor Core 成为云原生 AI 平台的标准计费单位。

受益公司

由于不得进行荐股或买入暗示，本节仅陈述因 Tensor Core 技术路线显著获益的相关方，以及可公开查询的业务状况。

• NVIDIA（设计方）：数据中心GPU收入在 2024 财年（截至 2024 年 1 月）同比增长 217%，达到 475.3 亿美元（来源：NVIDIA 2024 财年 10-K 年报，2024 年 2 月提交 SEC）。Hopper 架构 GPU 被公司管理层指为收入增长的主要驱动力。NVIDIA 市值在 2023~2024 年期间膨胀至万亿美元级别，反映了市场对其 Tensor Core 代际跃迁和 CUDA 生态护城河的极高预期。
• 台积电（制造与封装）：作为多代 Tensor Core GPU 的独家先进制程与 CoWoS 封装提供商，台积电在 2023~2024 年间 CoWoS 产能几度翻倍但仍供不应求（来源：台积电 2024 Q1 法说会，2024 年 4 月）。NVIDIA 成为台积电最大客户之一。
• SK 海力士、三星、美光（HBM 供应）：HBM 作为 Tensor Core 数据供给的瓶颈资源显著受益。SK 海力士在 2023 年 HBM3 市场占据主导地位，并已宣布 2024~2025 年产线几近售罄（来源：SK 海力士 2024 年 Q2 财报，2024 年 7 月）。三星与美光同样加速 HBM3e 量产来抢夺份额。
• AWS、Azure、GCP（云服务商）：依靠 Tensor Core 实例出租，成为生成式 AI 算力租赁的直接供给方，相关 AI 服务收入在过去两年高速增长。微软在 2024 财年 Q4 财报中提到 Azure AI 服务收入占云收入比例持续攀高（来源：Microsoft FY2024 Q4 财务报告，2024 年 7 月）。
• Meta、特斯拉等自研自建集群的科技巨头：大规模购买 H100 并部署在自有数据中心，是 Tensor Core 硬件需求的重要来源。公开资料显示，Meta 在 2024 年初宣布计划年内采购约 35 万块 H100 等效 GPU（来源：Meta 官方博客，2024 年 1 月），特斯拉也在自建 Dojo 的同时继续采购 NVIDIA GPU 用于自动驾驶训练。

注意：上述公司受益程度与具体股价涨幅无必然对应关系，也不构成任何方向性建议。

市场规模

Tensor Core 作为 NVIDIA GPU 内部的一项功能单元，无法单独测算市场规模。以下数据通过 NVIDIA 数据中心 GPU 收入、整体 AI 加速器市场及云服务算力租赁规模近似推算。

• NVIDIA 数据中心收入：2024 财年（截至 2024 年 1 月）为 475.3 亿美元，同比增长 217%（来源：NVIDIA 2024 财年年报）。2025 财年 Q1（截至 2024 年 4 月）单季收入达 225.6 亿美元，分析师一致预期 2025 财年全年数据中心收入将大幅超 800 亿美元（来源：Bloomberg 统计的市场共识，2024 年 6 月）。数据中心 GPU 几乎全部搭载 Tensor Core，该收入大致反映 Tensor Core 硬件及相关软件生态的直接销售体量。
• 全球 AI 加速器市场：第三方机构 Omdia 2024 年 7 月预计 2024 年全球 AI 加速器（GPU + 定制 ASIC + FPGA）市场规模将达到约 1400 亿美元，2025 年突破 2000 亿美元（来源：Omdia, “AI Processor Market Tracker”, 2024 年 7 月）。NVIDIA 在市场中处于绝对领先位置，整体 GPU 路线持续主导该市场。
• 云租用市场 AI 实例：根据 650 Group 2024 年 5 月估计，仅 GPU 云实例市场 2024 年全球规模约为 400~500 亿美元，并以超过 50% 的复合年增长率扩张（来源：650 Group, “Cloud Accelerator Market Report”, 2024 年 5 月）。云实例的绝大部分销售来自 A100/H100/H200 等 Tensor Core GPU 系列。
• 供需缺口：由于先进封装（CoWoS）与 HBM 产能尚无法完全满足需求，实际出货金额严格受制于供给侧而非需求侧。多位产业人士在 2024 年表示缺口至少持续到 2025 年（来源：DigiTimes 报道及 Anue 钜亨网 2024 年 Q2 供应链访谈汇总），短期大幅缓解可能性较低。

需注意：所有市场预测数据均存在对 AI 应用普及速度的重大假设偏差，实际市场表现可能发生重大偏离。

玩家对比

以下对比聚焦已商用或即将商用的矩阵乘加加速器方案，依据公开可查的架构信息与业界共识进行。

NVIDIA Tensor Core 最大的差异化并非单单硬件指标，而是其深厚软件壁垒：数十万 CUDA 开发者、大量已调优 kernel、云原生支持矩阵。AMD Matrix Core 在 FP16 性能方面已具较高水准，但要将 Mi300X 在真实训练负载中的利用率提升到接近 H100 的水准，仍需要大量框架与底层库优化工作（业界普遍判断，2024 年中公开数据看，AMD 在 LLM 训练场景的稳定利用率仍低于 NVIDIA 10~25 个百分点）。Google TPU 和 AWS Trainium 等自研芯片虽然在绝对值层面具有高能效表现和可控供应，但其封闭生态将客户锁定在同一云服务商上，缺乏跨平台弹性。

风险

1. 地缘政治与出口管制风险：美国商务部 BIS 自 2022 年起连续发布出口管制新规，限制高性能 AI GPU 销往部分国家。NVIDIA 合规推出的 H20、L20 等调整版本 Tensor Core 数量大幅裁减（NVIDIA 官网产品规格，2024）。若管制加码，可能影响 NVIDIA 约 20%~25% 的数据中心营收（分析师估计范围，来源：Bernstein 研报，2024 年 4 月），延宕 Tensor Core 全球出货节奏。
2. 客户自研 ASIC 分流：Google TPU、AWS Trainium/Inferentia、微软 Maia 以及 Meta 自研芯片均意图降低对 NVIDIA 的依赖，部分推理甚至训练负载可能从通用 Tensor Core GPU 流向定制芯片。Gartner 2024 年报告预测，到 2027 年大型云服务商内部 AI 负载中自定义加速器的占比将超过 30%（来源：Gartner, “Predicts 2024: AI Semiconductors”, 2024 年 2 月）。
3. 软件锁定与迁移风险：CUDA 生态既是 NVIDIA 的护城河，也是整个行业的软肋。一旦出现开源且表现优异的替代全栈方案（如 Triton + 开放 GPU 编程界面），并在一线框架达成同等或近似性能，那 Tensor Core 的边际价值就会从软件壁垒退化为纯硬件竞争。
4. 先进封装/内存产能瓶颈：CoWoS 和 HBM 的双重产能限制使供需长期失衡。若 SK 海力士或三星出现工艺事故、地震、停电等突发事件，可能导致高端 GPU 交付大面积中断，云服务商和企业采购计划将受剧烈冲击。
5. 能效与功耗墙：单颗 B200 功耗已攀升至约 1000W（来源：NVIDIA GTC 2024 主题演讲）。大型训练集群的功耗与散热让数据中心 TCO 承压，如果将来能效比提升放缓，与低功耗 ASIC 方案的对比会加剧。
6. 大模型架构变革风险：目前 Transformer 注意力机制的矩阵乘加负载完美匹配 Tensor Core。但若未来出现替代架构（如 SSM、Mamba、RWKV 等，或基於脉动阵列完全不同的算态），这些新负载可能无法高效利用 Tensor Core，使既有生态被迫重构。

误读纠偏

1. “只要用 PyTorch 训练，Tensor Core 就会自动加速”
   这是最常见的误解。普通 CUDA kernel 默认只使用传统 CUDA Core执行标量计算。Tensor Core 必须经由 cuDNN、cuBLAS 或显式编写的 wmma/mma 指令才能调用。使用 torch.compile 或 torch.cuda.amp 可促成相应调用路径，但仍有大量自定义算子不会自动受益。

2. “Tensor Core 在 FP32 下毫无用处”
   Ampere 引入的 TF32 模式专门打破此局限。它将输入截短为 19+10 格式（等价于 FP32 指数+10 位尾数），乘积以 FP32 累加，训练脚本几乎无需改动即可自动利用 Tensor Core，收敛效果与标准 FP32 相差极小。

3. “Tensor Core 的 FP8/INT8 精度太低，无法用于训练”
   当前主流大模型训练中，前向和反向传播对数值精度的容忍度比想象中高很多。Hopper Transformer Engine 以逐层方式切换精度，需高精度的权重梯度部分仍以 FP16/BF16 计算，只在适合的矩阵乘加处使用 FP8，数十亿乃至数千亿参数模型均有成功案例证明精度和训练稳定性可行。

4. “所有 Tensor Core 的规格都一样”
   各代 Tensor Core 在分块尺寸、支持精度、是否支持稀疏、是否配备 TMA 等方面有着本质差异。H100 的 FP8 能力与 A100 完全不兼容，代码上 A100 的 TF32 GEMM 无法直接迁移到 H100 发挥 FP8 性价比。

5. “分块尺寸越大性能越好”
   实际不然。寄存器压力与分块大小呈平方关系，过大的分块会使每个 warp 消耗过多寄存器，导致 SM 能够并发的 warp 数量（occupancy）下滑，延迟隐藏能力下降。最优分块尺寸总是结合寄存器文件容量、共享内存大小与 Tensor Core 自身形状进行联合优化。

最新事件

以下事件收录截至 2025 年 5 月公开资料，时间均为事件起初发生或公布节点。

• 2025 年 4 月：NVIDIA 在 GTC 2025 大会上预览 Blackwell 后续架构“Rubin”，首次提到将为 Tensor Core 引入 FP4 精度标准模式，并进一步扩大分块队列深度（来源：NVIDIA GTC 2025 Keynote，2025 年 4 月）。Rubin 预计 2026 年进入量产。
• 2025 年 3 月：台积电法人说明会上确认，2025 年 CoWoS 产能将同比再扩增约 80%，以满足英伟达高端 GPU 持续供不应求局面（来源：台积电 2024 Q4 法说会，2025 年 1 月）。但缺口仍然存在。
• 2024 年 Q4：AMD 宣布 MI350 系列将于 2025 年下半年量产，主打 FP4/FP6 矩阵加速对标 Blackwell（来源：AMD 2024 Q4 财报电话会，2024 年 10 月），标志着 Matrix Core 与 Tensor Core 在极低精度路线上的正面竞争。
• 2024 年 10 月：微软在 Ignite 2024 上公布自研 Maia 100 芯片在同公司工作负载中的能效大幅优于同等算力的 GPU（来源：Microsoft Ignite 2024 技术演讲，2024 年 10 月），在推理侧对 Tensor Core 构成成本压力。
• 2024 年 6 月：NVIDIA Blackwell B200 开始向客户送样，CEO 黄仁勋表示已经“全面投产”（来源：NVIDIA 2025 财年 Q1 财报电话会，2024 年 5 月）。部分第一批云实例预计 Q4 2024 上线。

跟踪指标

要跟踪 Tensor Core 技术及产业动向，可规律性地观察以下信号：

周转指标（月度/季度）

• NVIDIA 季度数据中心GPU收入（及地域拆分）→ 反映 Tensor Core 硬件出货量。
• 台积电月度营收与先进封装资本开支指引 → 侧面印证高端 GPU 产量爬坡。
• 主要云服务商 AI 实例可用区扩张和排队时长 → 反映供需松紧。
• HBM 现货价格与大单合约价趋势 → 可见内存对 GPU 成本比。

前瞻指标（半年到一年）

• GTC、Hot Chips、Computex 的主题演讲 → 下一代 Tensor Core 精度、分块、频率、工艺。
• NVIDIA CUDA 文档中添加的新指令 / 新库 API → 暗示后续硬件能力。
• AMD、Intel 在 AI 加速器领域的公开性能对比和框架支持程度 → 显现竞争对 NVIDIA 定价和份额的影响。
• 美国商务部出口管制政策更新 → 直接左右华裔市场销售。
• 科技巨头自研芯片进展（Maia、Trainium、TPU 等）→ 影响训练/推理负载从通用 GPU 迁移的程度。

数据获取渠道

• NVIDIA 官方投资者关系网站与架构白皮书。
• AMD/Intel/台积电季度财报与法人说明会记录。
• 市场调研机构报告（Omdia, Gartner, Mercury Research, 650 Group）。
• arXiv 论文和 CUTLASS 开源库提交记录（见技术细节进化速度）。

信源

本文所有数据和论断均基于以下公开资料，供读者进一步查证。文中明确标注“公开资料未见”或“年/月”来源的，均为确保可追溯性。

1. NVIDIA, “NVIDIA Tesla V100 GPU Architecture”, 白皮书, 2017 年 8 月。
2. NVIDIA, “NVIDIA A100 Tensor Core GPU Architecture”, 白皮书, 2020 年 5 月。
3. NVIDIA, “NVIDIA H100 Tensor Core GPU Architecture”, 白皮书, 2022 年 9 月。
4. NVIDIA, “Blackwell Architecture Technical Brief”, GTC 2024, 2024 年 3 月。
5. NVIDIA, “CUDA C++ Programming Guide”, 各版本, https://docs.nvidia.com/cuda/.
6. CUTLASS 开源库, GitHub, https://github.com/NVIDIA/cutlass.
7. NVIDIA 2024/2025 财年季度与年度财报, SEC EDGAR.
8. AMD, “MI300X Accelerator Architecture”, AMD 数据中心技术日, 2023 年 12 月。
9. Intel, “Gaudi 3 AI Accelerator Architecture”, Intel Vision 2024, 2024 年 4 月。
10. 台积电 2024-2025 季度法人说明会纪要, 官网。
11. Omdia, “AI Processor Market Tracker”, 2024 年 7 月。
12. 650 Group, “Cloud Accelerator Market Report”, 2024 年 5 月。
13. Gartner, “Predicts 2024: AI Semiconductors”, 2024 年 2 月。
14. Meta 2024 Q2 Earnings Call, 方舟投资转录, 2024 年 7 月。
15. Microsoft FY2024 Q4 Earnings, 微软投资者关系, 2024 年 7 月。
16. NVIDIA, “Tensor Cores”, 官方技术页面, https://www.nvidia.com/en-us/data-center/tensor-cores/.

本文不构成任何投资建议、买卖建议或对某类资产未来涨跌的预测。所有提及的公司与财报数字仅供事实陈述，读者做出决策前应参考最新披露和独立分析。