224G Copper Cable

3 秒看懂

一句话：224G 铜缆是数据中心内部每通道 224 Gbps信令速率的铜质直连/有源线缆，是支撑下一代 51.2T→102.4T 交换容量、AI 集群万卡互连的短距”血管”。

核心卖点：比上一代 112G 通道速率翻倍，同等端口数下带宽直接 ×2；铜缆方案在机架内 1–3m 级短距场景兼具低成本、低功耗、易部署优势。

关键变量：信号完整性（频率越高铜损越大）、SerDes 均衡能力、封装/连接器工艺、标准进度（IEEE 802.3dj / OIF CEI-224G）。

3 分钟产业解释

为什么突然火了？

过去十年，数据中心东西向流量以年化 ~30% 速度膨胀。生成式 AI 训练/推理带来阶跃式增量：单个万卡训练集群内部的 All-Reduce / All-to-All 通信量级已达数百 Tbps 级。交换芯片从 25.6T→51.2T 的代际切换中，SerDes 通道速率从 56G→112G 推动了 400G→800G 端口。而 102.4T 交换芯片需要 224G SerDes，配套线缆自然跟着升级。

铜缆 vs 光缆的经济逻辑在短距场景非常清晰：

• 成本：DAC（直连铜缆）成本通常仅为同速率 AOC（有源光缆）的 1/3–1/2 [供应链估算]；
• 功耗：无源 DAC 本身零功耗；ACC（有源铜缆）内嵌 Redriver/Retimer，功耗仍低于光模块；
• 可靠性：无激光器退化问题，MTBF 更高。

但 224G 频率下铜缆的物理极限被急剧压缩——信号衰减、串扰、码间干扰（ISI）问题比 112G 严重得多。这意味着：

⚠️ 以上距离数据为行业一般性估算，具体取决于线规（AWG）、连接器质量、FEC 方案选择，不同厂商实测差异较大。

15 分钟专家深入

1. 信令架构：PAM4 @ 112 GBaud

224G 通道速率的底层物理实现，行业主流方向是 PAM4 调制 @ 112 GBaud 符号率，即每个符号承载 2 bit，2 bit × 112 Gsym/s = 224 Gbps [OIF/IEEE 公开讨论框架]。

┌─────────────────────────────────────────────┐
│         224G Lane Signaling Stack           │
├─────────────────────────────────────────────┤
│  Application Layer Data:  ~200 Gbps (有效载荷)  │
│         ↕  FEC Overhead (RS-544/RS-514 等)      │
│  Line Rate (PAM4):        224 Gbps            │
│  Baud Rate:               112 GBaud           │
│  Nyquist Frequency:       56 GHz              │
│  Channel Media:           Twinax / PCB Trace  │
└─────────────────────────────────────────────┘

注意：“224G” 是线路速率（含 FEC 开销），净荷数据率约 200 Gbps，这与 IEEE 802.3dj 中 “200GAUI” 接口命名一致。224G 与 200G 的关系 = 线路速率 vs 有效数据速率。

2. 铜缆类型学

┌───────────────────────────────────────────────────┐
│              224G Copper Cable Taxonomy            │
├───────────┬───────────────┬───────────────────────┤
│   类型     │    结构        │  信号处理              │
├───────────┼───────────────┼───────────────────────┤
│   DAC     │ Twinax 无源    │ 无（纯被动传输）        │
│ (Direct   │ 带连接器       │                       │
│  Attach)  │               │  最短距、最低成本       │
├───────────┼───────────────┼───────────────────────┤
│   ACC     │ Twinax + PCB  │ 内嵌 Redriver          │
│ (Active   │ 上芯片/Die    │ 补偿 channel loss      │
│  Copper)  │               │  中等距离              │
├───────────┼───────────────┼───────────────────────┤
│  ACC+     │ Twinax + PCB  │ 内嵌 Retimer (CDR)     │
│ (Retimed) │ 上 Retimer    │ 完全恢复信号完整性      │
│           │               │  最长铜缆距离          │
└───────────┴───────────────┴───────────────────────┘

核心物理介质：差分对 Twinax（双同轴/屏蔽差分对），常见线规 26–30 AWG，每条线缆内包含多对差分线。224G 时代对屏蔽隔离度、阻抗一致性、回波损耗要求极为苛刻。

3. 连接器与 form factor

当前业界讨论的 224G 铜缆适配的端口/连接器形态包括（但具体量产形态尚在演进中）：

• OSFP / OSFP-XD：当前 800G 主流外形，向 1.6T 扩展；
• QSFP-DD / QSFP112：也在向更高速率延伸；
• 下一代连接器：如 CDFP 类或全新定义，适配 224G/lane × 8 = 1.6T 单端口 [定性判断]。

连接器内部的高频触点设计、阻抗匹配（85Ω 或 100Ω 差分）和 EMI 控制是 224G 工程化的核心难点之一。

技术原理（深入机制与关键参数）

4.1 信道损耗模型

Tx ──[SerDes TX]──[PCB Trace]──[Connector]──[Cable]──[Connector]──[PCB Trace]──[SerDes RX]
     ┌─────────┐  ┌────────┐  ┌─────────┐  ┌──────┐  ┌─────────┐  ┌────────┐  ┌─────────┐
     │Pre-cursor│  │ Insert │  │ Insert  │  │Cable │  │ Insert  │  │ Insert │  │ CTLE+   │
     │+ Cursor  │  │ Loss   │  │ Loss    │  │ Loss │  │ Loss    │  │ Loss   │  │ DFE+    │
     │+ Post-   │  │(~1 dB) │  │(~0.5 dB)│  │(var) │  │(~0.5 dB)│  │(~1 dB) │  │ CDR     │
     │ cursor   │  │        │  │         │  │      │  │         │  │        │  │         │
     └─────────┘  └────────┘  └─────────┘  └──────┘  └─────────┘  └────────┘  └─────────┘
                                     Total Channel Loss (at Nyquist 56 GHz)
                                    ┌─────────────────────────────────────┐
                                    │  112G (28G Nyquist): ~30–36 dB     │
                                    │  224G (56G Nyquist): 可能 >40 dB  │
                                    │  (DAC 约 2m，估算)                 │
                                    └─────────────────────────────────────┘

通道损耗随频率平方根增长（趋肤效应主导），112 GBaud 时 Nyquist 频率 56 GHz 下的损耗比 56 GBaud 时显著增加。具体 dB 数取决于线缆长度、线规和连接器品质，此处为量级估算 [基于物理原理推导]。

4.2 SerDes 均衡架构

224G SerDes 的收发端均衡链路（简化框图）：

TX 端：                           RX 端：
┌─────────────────────┐          ┌──────────────────────────────────┐
│  FFE (前馈均衡)      │          │  CTLE (连续时间线性均衡)          │
│  ┌──────────────┐   │          │  ┌─────────────────────────────┐ │
│  │ Pre-cursor   │   │          │  │ 高通滤波特性，提升高频增益     │ │
│  │ Cursor       │   │   信道    │  │ 补偿 ~10–15 dB 高频损耗      │ │
│  │ Post-cursor  │   │ ──────> │  └─────────────────────────────┘ │
│  │ (3-tap 以上) │   │          │  ┌─────────────────────────────┐ │
│  └──────────────┘   │          │  │ DFE (判决反馈均衡)           │ │
│                     │          │  │ 多 tap (≥12 taps) 反馈消除    │ │
│  DAC (数模转换)      │          │  │ ISI 残余                     │ │
│  高分辨率 DAC       │          │  └─────────────────────────────┘ │
└─────────────────────┘          │  ┌─────────────────────────────┐ │
                                 │  │ CDR (时钟数据恢复)            │ │
                                 │  │ ADC-based 或 Bang-Bang       │ │
                                 │  └─────────────────────────────┘ │
                                 └──────────────────────────────────┘

关键设计参数（基于 OIF/IEEE 公开框架讨论，具体实现因厂商而异）：

⚠️ 上述 SerDes 功耗为行业公开讨论中的方向性估算，具体数值因工艺节点（5nm/4nm/3nm）、设计优化程度差异显著，无权威统一数据源。

4.3 FEC 前向纠错

224G 通道几乎必然需要 FEC：

• 主流候选：RS-544,RS-514（Reed-Solomon 系列），OIF 和 IEEE 框架讨论中的方向；
• FEC 开销约占线路速率的 10%：224G 线路速率 → ~200G 有效吞吐；
• FEC 引入的延迟（latency）是 AI 训练集群关注的指标之一，通常在 50–150 ns 量级 [行业估算]，对 All-Reduce 等同步通信有累积影响。

技术演进史

时间线 ──────────────────────────────────────────────────────────────>

2015–2017   25G NRZ/lane     → 100G 端口 (4×25G)
            基础建设期，DAC 成熟

2017–2019   50G PAM4/lane    → 200G 端口 (4×50G)
            PAM4 首次大规模商用

2019–2021   56G PAM4/lane    → 400G 端口 (8×56G)
            交换芯片 12.8T，QSFP-DD 生态建立

2021–2023   112G PAM4/lane   → 800G 端口 (8×112G)
            交换芯片 51.2T，OSFP 生态成熟
            AI 训练集群爆发

2023–2025   224G PAM4/lane   → 1.6T 端口 (8×224G)  ← 当前
            IEEE 802.3dj 推进中
            交换芯片 102.4T 路线图
            OIF CEI-224G 电气规范制定

2026+       可能的方向：更高阶调制？硅光混合？
            448G 通道？路线尚不清晰

关键里程碑：

• IEEE 802.3dj：专门负责 200G/lane 电气/光学接口标准的任务组，是 224G 线缆标准化的核心推动方；
• OIF CEI-224G：定义芯片间/芯片至模块的电气接口规范（VSR/MR/LR 各种 reach）。

技术路线对比

💡 铜缆 vs 光缆的分水岭：在 ≤2–3m 机架内连接场景，铜缆的成本/功耗优势在 224G 时代仍然成立；>3m 场景光缆优势递增。这一”crossover point”随技术代际正在缓慢缩短。

上下游

上游（关键材料与芯片）

┌─────────────────────────────────────────────────────────┐
│  SerDes 芯片 / IP     │  Broadcom, Marvell, NVIDIA,     │
│                        │  Cadence, Synopsys, Alphawave   │
├────────────────────────┼────────────────────────────────┤
│  Retimer / Redriver    │  Broadcom, Astera Labs,        │
│  芯片                  │  Parade Technologies            │
├────────────────────────┼────────────────────────────────┤
│  高频线缆材料          │  Twinax 线材厂商                │
│                        │  铜合金、氟聚合物绝缘材料        │
├────────────────────────┼────────────────────────────────┤
│  连接器                │  Amphenol, TE Connectivity,     │
│                        │  Molex, JAE, Luxshare (立讯)    │
├────────────────────────┼────────────────────────────────┤
│  PCB 制造 (连接器      │  高速 PCB 板材（低 Dk/Df）      │
│  内部基板)             │  Rogers, Panasonic Megtron 系列  │
└─────────────────────────────────────────────────────────┘

下游（终端应用）

关键指标（投资视角核心 KPI）

供需与市场数据

市场规模估算

供需逻辑

需求侧：                                     供给侧：
┌──────────────────────────┐               ┌──────────────────────────┐
│ AI 训练集群 → 万卡级      │               │ SerDes IP 设计周期 ~2yr   │
│ → 每集群需数千条高速线缆   │   拉动        │ Retimer 芯片流片 ~1yr     │
│ → 800G→1.6T 端口迁移      │ ────────>     │ 连接器精密模具 ~6–12mo    │
│ → 铜缆在短距仍有成本优势   │               │ 线缆产能爬坡 ~6mo         │
└──────────────────────────┘               └──────────────────────────┘

潜在瓶颈：
- 224G Retimer 芯片供应（先进制程产能）
- 高频连接器精密制造良率
- 测试设备（224G BERT / 采样示波器）

代表公司与资本映射

⚠️ 以上映射基于公开业务信息，具体 224G 产品线成熟度因公司而异，非投资建议。

投资逻辑

看多逻辑

1. AI 算力 × 网络带宽的乘数效应：GPU 算力每翻倍，互连带宽需求同样翻倍甚至更多（All-Reduce 通信量 ∝ GPU 数²）。224G 铜缆是万卡集群”最后一米”的必经之路。

2. 铜缆的不可替代性：在机架内 ≤2m 场景，铜缆的 $0/Gbps 成本优势在可预见未来不会被光缆颠覆。只要数据中心继续存在，短距铜缆就有需求。

3. 价值量提升：224G 铜缆因技术门槛更高（更精密的屏蔽/连接器/Retimer），单价和毛利率预计高于 112G 产品 [定性判断]。

4. 标准化驱动的换代周期：IEEE 802.3dj 完成后，行业将经历 112G→224G 的系统性升级，类似 56G→112G 的经验，带来 2–3 年的集中采购窗口。

风险因素

• 技术风险：224G 物理极限挑战大，铜缆可达距离可能进一步缩短，部分场景被迫转向光缆；
• 周期风险：数据中心建设受宏观经济影响有 capex 周期波动；
• 竞争格局：连接器/线缆行业集中度较高，新进入者突破难度大；
• 替代威胁：硅光子/CPO（Co-Packaged Optics）长期可能侵蚀铜缆短距市场（但近期以 pluggable 光模块为主，CPO 大规模落地时间仍有不确定性）。

常见误读纠偏

❌ 误读 1：“224G 铜缆 = 224 Gbps 的一根线缆”

纠偏：224G 指的是每通道（per lane）的信令速率，而非整根线缆的总带宽。一根典型线缆包含多对差分线（lane），例如：

• 8 lanes × 224 Gbps = 1.792 Tbps 线路速率（≈1.6T 有效吞吐，扣除 FEC）
• 对应一个 1.6T 端口

整根线缆的带宽取决于 lane 数量和端口形态定义。

❌ 误读 2：“224G 铜缆将完全取代光缆”

纠偏：铜缆和光缆在数据中心内是互补关系而非替代关系。铜缆的优势场景严格限定在短距（≤2–3m，224G 时代可能更短）。随着速率提升，铜缆的可用距离持续缩短：

• 25G 时代铜缆可达 ~5–7m
• 112G 时代铜缆可达 ~2–3m
• 224G 时代铜缆可能仅 ≤1.5m（DAC 无源）

超过该距离仍需光缆。铜缆的份额是”在短距场景内维持高渗透率”，而非”拓展到更远距离”。

❌ 误读 3：“224G 就是 200G，命名只是 marketing”

纠偏：224G 和 200G 有明确的技术区分——224G 是含 FEC 开销的线路速率，200G 是有效数据载荷速率。这不是 marketing，而是信令架构设计的核心：

• 224 Gbps (line rate) ÷ ~1.12 FEC overhead ≈ 200 Gbps (payload)
• FEC 冗余用于在高损耗铜缆上维持可接受的 BER (≤10⁻⁶)

两者在 IEEE 文档中有不同的定义域。混淆会导致对实际吞吐的错误预期。

❌ 误读 4：“铜缆技术含量低，是低端商品”

纠偏：224G 铜缆的技术门槛远高于直觉——它涉及 高频电磁学、精密材料科学、半导体 IP 设计的交叉领域。一块 224G 连接器内部的阻抗控制精度要求在 ±1Ω 以内 [定性判断]，屏蔽隔离度需在 56 GHz 频率下满足严格串扰指标。这不是”谁都能做”的低壁垒产品。

学习路径

入门（0→1）

1. 理解 PAM4 调制基础（多电平信号 vs NRZ）
2. 了解数据中心网络架构（Spine-Leaf、端口速率演进）
3. 阅读：LightCounting / Dell’Oro Group 的高速互连市场报告（付费）

进阶（1→10）

4. 研读 OIF CEI-224G 规范草案（OIF 官网公开部分）
5. 了解 SerDes 均衡原理（FFE / CTLE / DFE 框架）
6. 跟踪 IEEE 802.3dj 任务组会议纪要
7. 阅读 Broadcom / Marvell 交换芯片技术白皮书

专家（10→100）

8. 研究 224G channel simulation（HFSS/CST 电磁仿真）
9. 分析连接器厂商（Amphenol/TE）产品线与专利布局
10. 对比 Retimer vs Redriver 在 224G 的 trade-off
11. 评估 CPO 对铜缆中长期的替代威胁

一句话总结

224G 铜缆是数据中心短距互连从 112G 向 224G 通道速率跃迁的关键物理层载体——它不性感，却是支撑 102.4T 交换芯片和万卡 AI 集群的底层”毛细血管”，技术门槛随频率攀升而显著提高，头部连接器/线缆厂商因此获得结构性价值量提升。

延伸阅读与来源

⚠️ 免责声明：本页市场数据、功耗/距离等工程参数标注 [估算] 或 [定性判断] 的部分，系基于行业公开讨论和物理原理推导，非精确测量数据。具体投资决策请参考一手研报与公司披露。本文不构成投资建议。