224G Copper Cable
3 秒看懂
一句話：224G 銅纜是資料中心內部每通道 224 Gbps信令速率的銅質直連/有源線纜，是支撐下一代 51.2T→102.4T 交換容量、AI 叢集萬卡互連的短距”血管”。
核心賣點：比上一代 112G 通道速率翻倍，同等埠數下頻寬直接 ×2；銅纜方案在機架內 1–3m 級短距場景兼具低成本、低功耗、易部署優勢。
關鍵變數：訊號完整性（頻率越高銅損越大）、SerDes 均衡能力、封裝/聯結器工藝、標準進度（IEEE 802.3dj / OIF CEI-224G）。
3 分鐘產業解釋
為什麼突然火了？
過去十年，資料中心東西向流量以年化 ~30% 速度膨脹。生成式 AI 訓練/推論帶來階躍式增量：單個萬卡訓練叢集內部的 All-Reduce / All-to-All 通訊量級已達數百 Tbps 級。交換晶片從 25.6T→51.2T 的代際切換中，SerDes 通道速率從 56G→112G 推動了 400G→800G 埠。而 102.4T 交換晶片需要 224G SerDes，配套線纜自然跟著升級。
銅纜 vs 光纜的經濟邏輯在短距場景非常清晰：
- 成本：DAC（直連銅纜）成本通常僅為同速率 AOC（有源光纜）的 1/3–1/2 [供應鏈估算]；
- 功耗：無源 DAC 本身零功耗；ACC（有源銅纜）內嵌 Redriver/Retimer，功耗仍低於光模組；
- 可靠性：無雷射器退化問題，MTBF 更高。
但 224G 頻率下銅纜的物理極限被急劇壓縮——訊號衰減、串擾、碼間干擾（ISI）問題比 112G 嚴重得多。這意味著：
| 維度 | 112G 時代 | 224G 時代（預期） |
|---|---|---|
| 無源 DAC 可達距離 | 約 2–3m [行業估算] | 可能縮至 ≤1.5m [定性判斷] |
| 有源銅纜 (ACC) 可達距離 | 約 3–5m [行業估算] | 可能 2–3m [定性判斷] |
| 需要 Retimer | 部分場景 | 幾乎成為標配 [定性判斷] |
⚠️ 以上距離資料為行業一般性估算，具體取決於線規（AWG）、聯結器質量、FEC 方案選擇，不同廠商實測差異較大。
15 分鐘專家深入
1. 信令架構：PAM4 @ 112 GBaud
224G 通道速率的底層物理實現，行業主流方向是 PAM4 調變 @ 112 GBaud 符號率，即每個符號承載 2 bit，2 bit × 112 Gsym/s = 224 Gbps [OIF/IEEE 公開討論架構]。
┌─────────────────────────────────────────────┐
│ 224G Lane Signaling Stack │
├─────────────────────────────────────────────┤
│ Application Layer Data: ~200 Gbps (有效載荷) │
│ ↕ FEC Overhead (RS-544/RS-514 等) │
│ Line Rate (PAM4): 224 Gbps │
│ Baud Rate: 112 GBaud │
│ Nyquist Frequency: 56 GHz │
│ Channel Media: Twinax / PCB Trace │
└─────────────────────────────────────────────┘注意：“224G” 是線路速率（含 FEC 開銷），淨荷資料率約 200 Gbps，這與 IEEE 802.3dj 中 “200GAUI” 介面命名一致。224G 與 200G 的關係 = 線路速率 vs 有效資料速率。
2. 銅纜型別學
┌───────────────────────────────────────────────────┐
│ 224G Copper Cable Taxonomy │
├───────────┬───────────────┬───────────────────────┤
│ 型別 │ 結構 │ 訊號處理 │
├───────────┼───────────────┼───────────────────────┤
│ DAC │ Twinax 無源 │ 無（純被動傳輸） │
│ (Direct │ 帶聯結器 │ │
│ Attach) │ │ 最短距、最低成本 │
├───────────┼───────────────┼───────────────────────┤
│ ACC │ Twinax + PCB │ 內嵌 Redriver │
│ (Active │ 上晶片/Die │ 補償 channel loss │
│ Copper) │ │ 中等距離 │
├───────────┼───────────────┼───────────────────────┤
│ ACC+ │ Twinax + PCB │ 內嵌 Retimer (CDR) │
│ (Retimed) │ 上 Retimer │ 完全恢復訊號完整性 │
│ │ │ 最長銅纜距離 │
└───────────┴───────────────┴───────────────────────┘核心物理介質：差分對 Twinax（雙同軸/遮蔽差分對），常見線規 26–30 AWG，每條線纜內包含多對差分線。224G 時代對遮蔽隔離度、阻抗一致性、回波損耗要求極為苛刻。
3. 聯結器與 form factor
當前業界討論的 224G 銅纜適配的埠/聯結器形態包括（但具體量產形態尚在演進中）：
- OSFP / OSFP-XD：當前 800G 主流外形，向 1.6T 擴充套件；
- QSFP-DD / QSFP112：也在向更高速率延伸；
- 下一代聯結器：如 CDFP 類或全新定義，適配 224G/lane × 8 = 1.6T 單埠 [定性判斷]。
聯結器內部的高頻觸點設計、阻抗匹配（85Ω 或 100Ω 差分）和 EMI 控制是 224G 工程化的核心難點之一。
技術原理（深入機制與關鍵引數）
4.1 通道損耗模型
Tx ──[SerDes TX]──[PCB Trace]──[Connector]──[Cable]──[Connector]──[PCB Trace]──[SerDes RX]
┌─────────┐ ┌────────┐ ┌─────────┐ ┌──────┐ ┌─────────┐ ┌────────┐ ┌─────────┐
│Pre-cursor│ │ Insert │ │ Insert │ │Cable │ │ Insert │ │ Insert │ │ CTLE+ │
│+ Cursor │ │ Loss │ │ Loss │ │ Loss │ │ Loss │ │ Loss │ │ DFE+ │
│+ Post- │ │(~1 dB) │ │(~0.5 dB)│ │(var) │ │(~0.5 dB)│ │(~1 dB) │ │ CDR │
│ cursor │ │ │ │ │ │ │ │ │ │ │ │ │
└─────────┘ └────────┘ └─────────┘ └──────┘ └─────────┘ └────────┘ └─────────┘
Total Channel Loss (at Nyquist 56 GHz)
┌─────────────────────────────────────┐
│ 112G (28G Nyquist): ~30–36 dB │
│ 224G (56G Nyquist): 可能 >40 dB │
│ (DAC 約 2m，估算) │
└─────────────────────────────────────┘通道損耗隨頻率平方根增長（趨膚效應主導），112 GBaud 時 Nyquist 頻率 56 GHz 下的損耗比 56 GBaud 時顯著增加。具體 dB 數取決於線纜長度、線規和聯結器品質，此處為量級估算 [基於物理原理推導]。
4.2 SerDes 均衡架構
224G SerDes 的收發端均衡鏈路（簡化框圖）：
TX 端： RX 端：
┌─────────────────────┐ ┌──────────────────────────────────┐
│ FFE (前饋均衡) │ │ CTLE (連續時間線性均衡) │
│ ┌──────────────┐ │ │ ┌─────────────────────────────┐ │
│ │ Pre-cursor │ │ │ │ 高通濾波特性，提升高頻增益 │ │
│ │ Cursor │ │ 通道 │ │ 補償 ~10–15 dB 高頻損耗 │ │
│ │ Post-cursor │ │ ──────> │ └─────────────────────────────┘ │
│ │ (3-tap 以上) │ │ │ ┌─────────────────────────────┐ │
│ └──────────────┘ │ │ │ DFE (判決反饋均衡) │ │
│ │ │ │ 多 tap (≥12 taps) 反饋消除 │ │
│ DAC (數模轉換) │ │ │ ISI 殘餘 │ │
│ 高解析度 DAC │ │ └─────────────────────────────┘ │
└─────────────────────┘ │ ┌─────────────────────────────┐ │
│ │ CDR (時鐘資料恢復) │ │
│ │ ADC-based 或 Bang-Bang │ │
│ └─────────────────────────────┘ │
└──────────────────────────────────┘關鍵設計引數（基於 OIF/IEEE 公開架構討論，具體實現因廠商而異）：
| 引數 | 量級/方向 | 備註 |
|---|---|---|
| FFE tap 數 | ≥ 3 tap（pre/cursor/post） | 高階 TX 均衡趨勢明顯 |
| DFE tap 數 | ≥ 12 tap | 越多消除 ISI 越好，但功耗/面積增長 |
| ADC 解析度 | 6–8 bit | 對應 PAM4 四電平判決需高精度 |
| CTLE 增益範圍 | ~10–20 dB 高頻提升 | 依通道損耗可程式設計 |
| SerDes 單通道功耗 | 估約 3–6 pJ/bit [行業估算] | 較 112G (~2–4 pJ/bit) 有所上升 |
⚠️ 上述 SerDes 功耗為行業公開討論中的方向性估算，具體數值因工藝節點（5nm/4nm/3nm）、設計最佳化程度差異顯著，無權威統一資料來源。
4.3 FEC 前向糾錯
224G 通道幾乎必然需要 FEC：
- 主流候選：RS-544,RS-514（Reed-Solomon 系列），OIF 和 IEEE 架構討論中的方向；
- FEC 開銷約佔線路速率的 10%：224G 線路速率 → ~200G 有效吞吐；
- FEC 引入的延遲（latency）是 AI 訓練叢集關注的指標之一，通常在 50–150 ns 量級 [行業估算]，對 All-Reduce 等同步通訊有累積影響。
技術演進史
時間線 ──────────────────────────────────────────────────────────────>
2015–2017 25G NRZ/lane → 100G 埠 (4×25G)
基礎建設期，DAC 成熟
2017–2019 50G PAM4/lane → 200G 埠 (4×50G)
PAM4 首次大規模商用
2019–2021 56G PAM4/lane → 400G 埠 (8×56G)
交換晶片 12.8T，QSFP-DD 生態建立
2021–2023 112G PAM4/lane → 800G 埠 (8×112G)
交換晶片 51.2T，OSFP 生態成熟
AI 訓練叢集爆發
2023–2025 224G PAM4/lane → 1.6T 埠 (8×224G) ← 當前
IEEE 802.3dj 推進中
交換晶片 102.4T 路線圖
OIF CEI-224G 電氣規範制定
2026+ 可能的方向：更高階調變？矽光混合？
448G 通道？路線尚不清晰關鍵里程碑：
- IEEE 802.3dj：專門負責 200G/lane 電氣/光學介面標準的任務組，是 224G 線纜標準化的核心推動方；
- OIF CEI-224G：定義晶片間/晶片至模組的電氣介面規範（VSR/MR/LR 各種 reach）。
技術路線對比
| 維度 | 56G/lane | 112G/lane | 224G/lane | 光纜方案（對比） |
|---|---|---|---|---|
| 單通道速率 | 56 Gbps | 112 Gbps | 224 Gbps | 同等（光纖傳輸） |
| 調變方式 | PAM4 | PAM4 | PAM4 | PAM4 / 相干 |
| Baud Rate | 28 GBaud | 56 GBaud | 112 GBaud | 可變 |
| 銅纜 DAC 典型距離 | ~3–5m | ~2–3m | ≤1.5m (估算) | N/A |
| 銅纜 ACC 典型距離 | ~5–7m | ~3–5m | 2–3m (估算) | N/A |
| 單通道功耗 (SerDes) | ~1–2 pJ/bit | ~2–4 pJ/bit | 3–6 pJ/bit (估算) | 模組功耗更高 |
| 線纜成本 (每埠) | $ | $$ | $$$ (估) | $$$$+ |
| 主流埠 | 200G/400G | 400G/800G | 800G/1.6T | 同等 |
| 交換晶片代際 | 12.8T/25.6T | 51.2T | 102.4T | — |
| 標準化狀態 | 已完成 | 已完成 | 推進中 | 同步推進 |
💡 銅纜 vs 光纜的分水嶺：在 ≤2–3m 機架內連線場景，銅纜的成本/功耗優勢在 224G 時代仍然成立；>3m 場景光纜優勢遞增。這一”crossover point”隨技術代際正在緩慢縮短。
上下游
上游（關鍵材料與晶片）
┌─────────────────────────────────────────────────────────┐
│ SerDes 晶片 / IP │ Broadcom, Marvell, NVIDIA, │
│ │ Cadence, Synopsys, Alphawave │
├────────────────────────┼────────────────────────────────┤
│ Retimer / Redriver │ Broadcom, Astera Labs, │
│ 晶片 │ Parade Technologies │
├────────────────────────┼────────────────────────────────┤
│ 高頻線纜材料 │ Twinax 線材廠商 │
│ │ 銅合金、氟聚合物絕緣材料 │
├────────────────────────┼────────────────────────────────┤
│ 聯結器 │ Amphenol, TE Connectivity, │
│ │ Molex, JAE, Luxshare (立訊) │
├────────────────────────┼────────────────────────────────┤
│ PCB 製造 (聯結器 │ 高速 PCB 板材（低 Dk/Df） │
│ 內部基板) │ Rogers, Panasonic Megtron 系列 │
└─────────────────────────────────────────────────────────┘下游（終端應用）
| 應用場景 | 典型連線 | 頻寬需求驅動 |
|---|---|---|
| AI 訓練叢集 | GPU ↔ ToR Switch | NCCL All-Reduce/All-to-All |
| HPC 叢集 | 計算節點 ↔ 交換 | MPI 通訊 |
| 雲端資料中心 | Server ↔ ToR, ToR ↔ Leaf | 東西向流量爆發 |
| 高頻交易 | Server ↔ Switch | 超低延遲 |
| 儲存網路 | JBOD ↔ 計算節點 | NVMe-oF 高吞吐 |
關鍵指標（投資視角核心 KPI）
| 指標 | 含義 | 重要性 |
|---|---|---|
| SerDes 能效 (pJ/bit) | 每傳輸 1 bit 的能耗 | 決定總擁有成本 (TCO) |
| 可達距離 @ BER 10⁻⁶ | 給定誤位元速率下的銅纜傳輸距離 | 決定銅纜適用場景廣度 |
| 埠密度 (ports/RU) | 每機架單元可放埠數 | 決定交換器面密度 |
| FEC 延遲 | 編解碼引入的納秒級延遲 | 影響 AI 叢集梯度同步 |
| 線纜成本 ($/Gbps) | 每 Gbps 頻寬的線纜成本 | 銅纜 vs 光纜經濟性核心 |
| 交換晶片 SerDes lane 數 | 決定總交換容量 | 102.4T = ~512 × 200G [估算] |
| 標準化進度 | IEEE 802.3dj / OIF 完成度 | 決定商用時間視窗 |
供需與市場資料
市場規模估算
| 維度 | 資料 | 來源/口徑 |
|---|---|---|
| 全球資料中心高速線纜市場 | 數十億美元級 [行業報告估算] | 含 DAC/ACC/AOC |
| 銅纜份額（短距場景） | 約 50–60% [行業估算] | DAC+ACC 佔短距互連主體 |
| 224G 商用時間線 | 2025–2026 樣品 / 小批次 [定性判斷] | 取決於交換晶片 TTM |
| 224G 量產爬坡 | 2026–2028 [定性判斷] | 與 102.4T 交換晶片同步 |
| 單條 224G DAC 成本 | 估數百美元級 [供應鏈估算] | 初期較高，規模化後下降 |
供需邏輯
需求側： 供給側：
┌──────────────────────────┐ ┌──────────────────────────┐
│ AI 訓練叢集 → 萬卡級 │ │ SerDes IP 設計週期 ~2yr │
│ → 每叢集需數千條高速線纜 │ 拉動 │ Retimer 晶片流片 ~1yr │
│ → 800G→1.6T 埠遷移 │ ────────> │ 聯結器精密模具 ~6–12mo │
│ → 銅纜在短距仍有成本優勢 │ │ 線纜產能爬坡 ~6mo │
└──────────────────────────┘ └──────────────────────────┘
潛在瓶頸：
- 224G Retimer 晶片供應（先進製程產能）
- 高頻聯結器精密製造良率
- 測試裝置（224G BERT / 取樣示波器）代表公司與資本對映
| 產業鏈位置 | 代表公司 | 上市程式碼 | 競爭壁壘 |
|---|---|---|---|
| SerDes IP | Cadence | CDNS (NASDAQ) | IP 複用生態 |
| SerDes IP | Alphawave Semi | AWE (LSE) | 高速連線 IP |
| 交換晶片 + SerDes | Broadcom | AVGO (NASDAQ) | Tomahawk 系列霸主 |
| 交換晶片 + SerDes | Marvell | MRVL (NASDAQ) | Teralynx 系列 |
| Retimer 晶片 | Astera Labs | ALAB (NASDAQ) | PCIe/乙太網路 Retimer |
| 聯結器/線纜 | Amphenol | APH (NYSE) | 全品類高速聯結器 |
| 聯結器/線纜 | TE Connectivity | TEL (NYSE) | 資料中心+工業 |
| 聯結器/線纜 | Molex (Koch 旗下) | 非上市 | — |
| 聯結器/線纜 | 立訊精密 | 002475.SZ | 成本優勢、產能規模 |
| 交換裝置 | NVIDIA (網路) | NVDA (NASDAQ) | Spectrum-X 系列 |
⚠️ 以上對映基於公開業務資訊，具體 224G 產品線成熟度因公司而異，非投資建議。
投資邏輯
看多邏輯
-
AI 算力 × 網路頻寬的乘數效應：GPU 算力每翻倍，互連頻寬需求同樣翻倍甚至更多（All-Reduce 通訊量 ∝ GPU 數²）。224G 銅纜是萬卡叢集”最後一米”的必經之路。
-
銅纜的不可替代性：在機架內 ≤2m 場景，銅纜的 $0/Gbps 成本優勢在可預見未來不會被光纜顛覆。只要資料中心繼續存在，短距銅纜就有需求。
-
價值量提升：224G 銅纜因技術門檻更高（更精密的遮蔽/聯結器/Retimer），單價和毛利率預計高於 112G 產品 [定性判斷]。
-
標準化驅動的換代週期：IEEE 802.3dj 完成後，行業將經歷 112G→224G 的系統性升級，類似 56G→112G 的經驗，帶來 2–3 年的集中採購視窗。
風險因素
- 技術風險：224G 物理極限挑戰大，銅纜可達距離可能進一步縮短，部分場景被迫轉向光纜；
- 週期風險：資料中心建設受宏觀經濟影響有 capex 週期波動；
- 競爭格局：聯結器/線纜行業集中度較高，新進入者突破難度大；
- 替代威脅：矽光子/CPO（Co-Packaged Optics）長期可能侵蝕銅纜短距市場（但近期以 pluggable 光模組為主，CPO 大規模落地時間仍有不確定性）。
常見誤讀糾偏
❌ 誤讀 1：“224G 銅纜 = 224 Gbps 的一根線纜”
糾偏：224G 指的是每通道（per lane）的信令速率，而非整根線纜的總頻寬。一根典型線纜包含多對差分線（lane），例如：
- 8 lanes × 224 Gbps = 1.792 Tbps 線路速率（≈1.6T 有效吞吐，扣除 FEC）
- 對應一個 1.6T 埠
整根線纜的頻寬取決於 lane 數量和埠形態定義。
❌ 誤讀 2：“224G 銅纜將完全取代光纜”
糾偏：銅纜和光纜在資料中心內是互補關係而非替代關係。銅纜的優勢場景嚴格限定在短距（≤2–3m，224G 時代可能更短）。隨著速率提升，銅纜的可用距離持續縮短：
- 25G 時代銅纜可達 ~5–7m
- 112G 時代銅纜可達 ~2–3m
- 224G 時代銅纜可能僅 ≤1.5m（DAC 無源）
超過該距離仍需光纜。銅纜的份額是”在短距場景內維持高滲透率”，而非”拓展到更遠距離”。
❌ 誤讀 3：“224G 就是 200G，命名只是 marketing”
糾偏：224G 和 200G 有明確的技術區分——224G 是含 FEC 開銷的線路速率，200G 是有效資料載荷速率。這不是 marketing，而是信令架構設計的核心：
- 224 Gbps (line rate) ÷ ~1.12 FEC overhead ≈ 200 Gbps (payload)
- FEC 冗餘用於在高損耗銅纜上維持可接受的 BER (≤10⁻⁶)
兩者在 IEEE 文件中有不同的定義域。混淆會導致對實際吞吐的錯誤預期。
❌ 誤讀 4：“銅纜技術含量低，是低端商品”
糾偏：224G 銅纜的技術門檻遠高於直覺——它涉及 高頻電磁學、精密材料科學、半導體 IP 設計的交叉領域。一塊 224G 聯結器內部的阻抗控制精度要求在 ±1Ω 以內 [定性判斷]，遮蔽隔離度需在 56 GHz 頻率下滿足嚴格串擾指標。這不是”誰都能做”的低壁壘產品。
學習路徑
入門（0→1）
- 理解 PAM4 調變基礎（多電平訊號 vs NRZ）
- 瞭解資料中心網路架構（Spine-Leaf、埠速率演進）
- 閱讀：LightCounting / Dell’Oro Group 的高速互連市場報告（付費）
進階（1→10）
- 研讀 OIF CEI-224G 規範草案（OIF 官網公開部分）
- 瞭解 SerDes 均衡原理（FFE / CTLE / DFE 架構）
- 追蹤 IEEE 802.3dj 任務組會議紀要
- 閱讀 Broadcom / Marvell 交換晶片技術白皮書
專家（10→100）
- 研究 224G channel simulation（HFSS/CST 電磁模擬）
- 分析聯結器廠商（Amphenol/TE）產品線與專利版面配置
- 對比 Retimer vs Redriver 在 224G 的 trade-off
- 評估 CPO 對銅纜中長期的替代威脅
一句話總結
224G 銅纜是資料中心短距互連從 112G 向 224G 通道速率躍遷的關鍵物理層載體——它不性感，卻是支撐 102.4T 交換晶片和萬卡 AI 叢集的底層”毛細血管”，技術門檻隨頻率攀升而顯著提高，頭部聯結器/線纜廠商因此獲得結構性價值量提升。
延伸閱讀與來源
| 來源 | 型別 | 說明 |
|---|---|---|
| IEEE 802.3dj Task Force | 標準組織 | 200G/lane 乙太網路標準，官網有公開議程和提案 |
| OIF (Optical Internetworking Forum) | 行業聯盟 | CEI-224G 電氣介面規範架構 |
| Broadcom Memory | 企業文件 | Tomahawk 5/6 系列白皮書 |
| Marvell Teralynx | 企業文件 | 交換晶片路線圖 |
| Amphenol / TE Connectivity | 企業文件 | 高速聯結器產品線（投資者日資料） |
| LightCounting | 行業報告 | 高速線纜/光模組市場追蹤（付費） |
| Dell’Oro Group | 行業報告 | 資料中心網路裝置市場（付費） |
| Ansys / Keysight | 模擬工具 | 224G channel 模擬應用筆記 |
⚠️ 免責宣告：本頁市場資料、功耗/距離等工程引數標註 [估算] 或 [定性判斷] 的部分，系基於行業公開討論和物理原理推導，非精確測量資料。具體投資決策請參考一手研究報告與公司揭露。本文不構成投資建議。