400G/lane 光互连

1 3 秒看懂

400G/lane 光互连是光通信链路中单根光纤（或单个光通道）承载 400Gbps 数据速率的技术形态，也是构建下一代 800G、1.6T 乃至 3.2T 光模块的基础速率单元。它在物理上依赖 224Gbaud 电信号与 PAM4 光调制，只需 4 个光通道就可拼出 1.6T 总带宽，比 8×200G 的光纤用量减少一半，显著降低万卡级 AI 训练集群的线缆复杂度、端口功耗与每比特成本。简单理解：如果过去多 lane 低速率是“多条慢车道”，400G/lane 就是“四条快车道”，用更少的光纤跑出更大的总带宽，支撑 GPU 间 TB/s 级高速通信。

2 3 分钟产业解释

大模型训练已将 GPU‑to‑GPU 通信推到前所未有的带宽密度门槛。以千亿参数混合专家模型（MoE）为例，单次全归约通信可能产生数百 GB 的瞬时数据搬运需求，传统 400G 模块（8×50G PAM4）需要 8 根光纤，一台交换机上数百个端口意味着数千根光纤，布线、散热和故障定位几乎失控。

将光通道速率提升至 200G/lane（即 1.6T 模块用 8×200G 或 800G 模块用 4×200G）已在 2024 年规模出货，而 400G/lane 则是这一演进的下一跳：它使得 1.6T OSFP‑XD 模块仅需 4 对收发光纤，光纤根数从“8 时代”再次腰斩，单模块功耗预期较同速率 200G/lane 方案下降 15%‑25%（具体目标值待 IEEE 标准定稿后公布，此处为行业常规预期）。在 CPO（共封装光学）架构中，400G/lane 可让一枚交换芯片密集引出上百个 TB/s 级光端口，直接打破 PCB 走线的带宽‑功耗墙。

产业时间线方面，博通在 2024 年 11 月已发布业界首颗 400G/lane 光学 DSP“Taurus”，而 IEEE 802.3dj 工作组正在制定基于 224G 电口的 1.6T 物理层规范，预计 2026 年定稿。这意味着 400G/lane 处于“芯片就绪、标准跟进、模块样品 2025‑2026 年推出”的阶段，距离大规模部署仍需解决光子器件带宽、良率和成本等工程挑战。

3 技术原理

400G/lane 的物理层建立在 224Gbaud（吉波特）PAM4 电信号之上。PAM4 每个符号携带 2 比特，因此 224Gbaud × 2 = 448Gbps 原始线速率；扣除前向纠错（FEC）开销后，有效信息速率约为 425Gbps，略高于 400G 标称值，为端口编码和时钟容差留出余量。

发射端：交换芯片或网卡的 224G SerDes 输出超高速电信号，经印刷电路板走线送入 DSP 芯片。DSP 完成信道均衡、预加重和 PAM4 符号映射后，驱动光调制器。电驱动信号 swing 要求极低（通常在百毫伏级）以降低功耗，但必须保持足够的线性度和眼图张开。光调制器主流选项包括电吸收调制激光器（EML）、硅光子马赫‑曾德尔调制器（MZM）或薄膜铌酸锂调制器；它们将连续波激光的强度按电信号变化进行调制，输出 400Gbps 光脉冲。4 路这样的光通道可合并为 1.6T 光口。

光纤链路：400G/lane 光信号通常采用强度调制直接检测（IMDD），中心波长在 1310nm 或 CWDM 波段，对应单模光纤。对于 400G‑DR4（4×400G）并行光纤方案，传输距离目标为 500 米；400G‑FR4 则通过波分复用将 4 个波长复用到单纤，延长至 2 公里。

接收端：高速光电探测器（PD）将光功率转换成电流，跨阻放大器（TIA）转成电压并送 DSP 进行时钟恢复、均衡和 FEC 解码。由于 224G PAM4 的符号间干扰（ISI）和信道插损极大，DSP 内部需集成强大的 ADC 与数字均衡器（如 FFE+DFE 结合最大似然序列估计 MLSE），这一颗 DSP 的算力与功耗在整个模块中占比往往超过 50%。

LPO 变体：若信道质量足够理想（极短 PCB 走线、高带宽连接器），可去除 DSP 的重定时功能，仅保留线性均衡与驱动，这就是线性驱动可插拔光学（LPO）。400G/lane 的高信噪比余量为 LPO 提供了更宽容的实现条件，但互操作性、故障诊断和批量一致性仍是工程难题。

4 关键参数

• 单通道速率：400 Gbps/lane，构建 800G（2×400G）、1.6T（4×400G）、3.2T（8×400G）模块的基础速率。
• 电接口波特率：224 Gbaud，符合 OIF CEI‑224G 规范，支持 LR/MR/VSR/XR 多种信道类型，其中芯片‑模块超短距接口损耗预算 <10 dB@56GHz。
• 调制格式：PAM4。更高效调制（如 PAM6）因信噪比劣势未在 224Gbaud 速率下被采纳。
• 前向纠错：大概率采用 RS(544,514) 级联或开放 FEC 方案，净编码增益需支持 <1E‑15 丢包率，具体方案待 IEEE 802.3dj 确定。
• 光调制带宽：发射端电光调制器 3dB 带宽需 >70 GHz，光电探测器 >80 GHz，以保持 PAM4 眼图线性度。
• 链路功率预算：参考 200G/lane 的 800G‑DR8/FR8，预计 400G‑DR4 <4 dB，400G‑FR4 <6 dB（来源：IEEE 802.3dj 目标草案，公开资料未见最终值）。
• 功耗：单个 400G/lane 光引擎（不含 DSP）的目标功耗 <3.5 W；带 DSP 的完整 1.6T 模块总功耗目标是 <20 W（来源：OIF “功耗降低走廊”白皮书，2023 年版本，为行业共识目标，并非正式标准值）。
• 模块封装：预计沿用 OSFP‑XD 或 QSFP‑DD1600 壳体，每个端口容量 1.6T。
• 工作温度范围：商用 0‑70°C，工业级扩展至 ‑20‑85°C，以满足边缘 AI 部署需求。
• 延迟：带 DSP 重定时的模块典型延迟约 80‑120 ns；LPO 可压缩至 <40 ns；CPO 直驱则 <10 ns。

5 技术路线

调制器材料之争

• EML（电吸收调制激光器）：成熟度高，2024 年已能支持 200G/lane，向 224Gbaud 演进需提升带宽并克服载流子迁移率瓶颈。优势是芯片体积小，易于多通道阵列集成；缺点是插损偏大、光功率预算有限。
• 硅光子 MZM：CMOS 兼容、集成密度最高，可在一片晶圆上集成调制器、路由波导、分合路器和探测器。难点在于硅的载流子效应在高频下相位效率降低，需靠行波电极和先进工艺节点补偿。多家代工厂已提供 224G‑ready 硅光 PDK。
• 薄膜铌酸锂（TFLN）：具备极高电光带宽（>100 GHz）和极低驱动电压（<1.5 V·cm），线性度优异，是 400G/lane 的理想调制器。量产瓶颈是晶圆尺寸（主流 6 英寸，正迁移至 8 英寸）与制造良率，以及激光器异质集成难度。公开资料未见大规模 200mm TFLN 代工产能数据，多家初创公司正建设产线。

信号路径架构

• DSP‑based 可插拔：最兼容现有网络架构，模块厂可通过 DSP 补偿信道差异，保证多供应商互操作。成本与功耗最高，但短期内仍是主力。
• LPO（线性驱动可插拔）：剥离 DSP 重定时器和部分数字处理功能，信号完整性的责任转移至交换机‑模块联合设计。理想状态下，LPO 可将模块功耗和延迟降低约 50%，但对链路故障定位和端到端兼容性提出极高要求。400G/lane 速率下 LPO 的信噪比余量优于 200G/lane，产业化概率上升。
• CPO（共封装光学）：将光引擎直接封装在交换芯片基板上，电链路缩短至毫米级。400G/lane CPO 在 51.2T 交换容量的芯片中可实现 128 个 400G 端口，突破面板插拔密度极限。挑战在于不可现场更换、维护模式变革和散热结构设计。博通、英伟达、AMD 等均已展示 CPO 样机，量产时间点普遍预期在 2026‑2027 年之后。

标准推进路径 OIF 在 CEI‑224G 框架下定义了电接口基础，IEEE 802.3dj 则把 400G/lane 纳入 800G/1.6T 以太网光规范。同步推进的多源协议（MSA）如 OSFP‑XD MSA 确保了模块机械结构统一。在这些标准之上，各模块厂商可以差异化实现 LPO 或 DSP‑based 的内部设计。

6 上游

400G/lane 光互连的上游集中在电芯片、光学材料和精密封装，供应格局对交付节奏影响极大。

电芯片

• 224G SerDes IP 与 DSP：核心玩家是博通、Marvell、Alphawave Semi 和 Credo。博通 Taurus BCM83640 是首颗公开发售的 400G/lane 光学 DSP（2024 年 11 月发布）。Marvell Alaska P 系列 DSP 设计支持 224Gbaud，预计 2025 年送样。Credo 主打线性均衡 DSP 与 LPO 优化 SerDes。Synopsys 和 Cadence 向 ASIC 设计者提供 224G SerDes IP，使自研交换芯片（如谷歌、微软、Meta 的自研芯片）能原生支持 400G/lane 电接口。
• 驱动器与跨阻放大器：Macom、Semtech（Sierra Monolithics）、MaxLinear 等提供线性 Driver 和 TIA，带宽需覆盖 >70 GHz。工艺节点从 SiGe 向 InP HBT 迁移以获得更优噪声性能。

光学芯片

• 激光器：连续光 CW 激光器（用于硅光、TFLN）要求窄线宽、高功率，主要供应商包括 Lumentum、Coherent、博通的激光器部门、光库科技/光迅科技等。EML 芯片则需要 InP 基单片集成 DFB 激光器与电吸收调制器，供应商有三菱电机、住友电工、Lumentum、源杰科技等。高带宽 EML 良率在 200G/lane 时已显瓶颈，400G/lane 的良率和产能爬坡时间表尚未公开披露（公开资料未见详细产能数字）。
• 调制器晶圆：硅光代工方主要是 GlobalFoundries、Tower Semiconductor、TSMC、imec 等，提供 45nm/90nm 光刻工艺的硅光 PDK。TFLN 晶圆主要由美国 HyperLight、中国的铌奥光电、光库科技等提供调制器芯片，以及 Soitec 等提供铌酸锂‑绝缘体（LNOI）衬底。目前 200mm TFLN 代工仍处早期，2024 年公开资料未见大于 5 千片/年的商业产能数据。

封装与连接器

• 高速封装基板（如 FC‑BGA）面临 >50 GHz 信号完整性的严峻考验，需要极低介电损耗材料（如 Megtron 8 或类似等级）并配合先进 ABF 积层工艺。Samtec、Amphenol、Molex 推出支持 224G 速率的高密连接器，是 LPO 和 CPO 的关键一环。

7 下游

下游覆盖光模块制造、交换机和最终部署的云/AI 服务商。

光模块制造商：将光引擎、DSP、连接器和壳体集成为可插拔模块。400G/lane 对应的是 1.6T OSFP‑XD 或 3.2T 前瞻模块。已经公开演示过 1.6T 产品（通常先期用 8×200G 实现）的厂商包括中际旭创、Coherent、新易盛、Molex、华工正源等。基于 400G/lane 的 1.6T‑DR4/FR4 模块预计 2025‑2026 年形成样品，批量供货要等标准定稿和电芯片量产。由于设计和产测难度跃升，具备 200G/lane 量产经验的厂商在新一代竞赛中先发优势明显。

交换机与网卡：博通 Tomahawk 5/6 系列交换芯片支持的 800G/1.6T 端口可向下兼容，一旦 400G/lane 模块就绪，可大幅提升面板端口密度。英伟达 Spectrum‑X、Quantum‑X 交换机以及 ConnectX‑8/9 网卡在 Blackwell 和 Rubin 架构中规划了 400G/lane 接口（英伟达 2023‑2024 年投资者会议公开）。网卡侧因 PCIe 7.0 的带宽提升（2025 年规范完成，512 GB/s 双向），光侧更需 400G/lane 以匹配主机总线速度。

云与AI服务商：大型模型训练集群的万卡、十万卡 Scale‑up/Scale‑out 网络是 400G/lane 的核心买单方。北美的微软 Azure、Amazon Web Services、Google Cloud、Meta，国内的阿里巴巴、腾讯、字节跳动等都已部署或积极测试 1.6T 光互联方案。训练效率对光传输的尾延迟和丢包极为敏感，400G/lane 需要证明网络整体鲁棒性不低于 200G/lane 的基础上才能获得大批量订单。目前公开资料未见 400G/lane 模块大规模部署合同。

测试仪表：Keysight、Anritsu、Tektronix 推出支持 224G PAM4 误码仪、眼图模板和协议分析工具，对标准验证和生产测试至关重要。

8 受益公司

以下名单仅基于公开产品发布与行业份额惯例，不构成任何投资建议。

电芯片/DSP

• 博通（Broadcom）——首颗 400G/lane optical DSP Taurus，占据交换芯片与 DSP 双重生态位。
• Marvell——224G SerDes 与 Alaska P DSP 系列，HPC 定制和以太网均有布局。
• Credo——LPO 线性 DSP 与 SerDes 授权路线，在去 DSP 趋势中占有一席。
• 新思科技（Synopsys）、楷登电子（Cadence）——224G SerDes IP，服务于自研芯片厂商。

光芯片/调制器

• Coherent——从 InP EML 到硅光子均有研发，2024 年 OFC 展示 400G/lane 光引擎原型。
• Lumentum——高带宽 EML 与可调谐激光器。
• 三菱电机、住友电工——InP 晶圆级 EML 阵列，高带宽版本良率爬坡中。
• 光库科技、铌奥光电、HyperLight——TFLN 调制器，提供极宽带线性光引擎。
• 源杰科技——CW 激光器与 EML 芯片，面向国内模块厂商的国产化替代。

光模块/光引擎

• 中际旭创（InnoLight）——1.6T 光模块率先获得重点客户认证，产品覆盖面广。
• 新易盛（Eoptolink）——1.6T 和 LPO 方案活跃，积极布局硅光与 CPO。
• Coherent——光芯片到模块垂直整合，具备 400G/lane 端到端能力。
• Molex、华工正源、海信宽带也已公开演示 1.6T 样品。

下游交换机/网卡

• 英伟达（NVIDIA）——Blackwell 平台搭配 200G/lane，下一代 Rubin 平台正向 400G/lane 演进（2024 GTC 主题演讲）。
• 博通——Tomahawk 6 交换芯片与定制 ASIC 端口级 224G 支持。
• 思科（Cisco）——Silicon One 芯片也已规划 224G SerDes。

测试与封装

• 是德科技、Anritsu——设备需求与速率提升强相关。
• Amphenol、Molex——224G 高密连接器与铜缆。

9 市场规模

需注意，400G/lane 并非独立市场，而是嵌入在 800G/1.6T/3.2T 光模块当中的通道速率代际。公开资料未见专门针对“400G/lane”的独立市场规模预测，但可参照 1.6T 及以上速率模块及对应 DSP 市场。

根据 LightCounting 2024 年 4 月发布的《高速以太网光学报告》，2024 年以太网光模块总销售额预计达到 45 亿美元以上，同比增长超过 80%，其中 AI 集群驱动的 800G 模块出货量迅速增长。该报告预测，1.6T 光模块将于 2025 年开始首批出货（主要采用 8×200G 方案），到 2028 年 1.6T 产品在大型云客户中的渗透率将大幅上升，进而给高速 DSP 和光芯片带来数十亿美元级总市场（LightCounting 未单独拆出 400G/lane 部分）。

Yole Group 在 2024 年 6 月《AI 大模型光互连》报告中指出，到 2029 年 AI 光互连收发器市场规模将超过 120 亿美元。其中，基于 400G/lane 的解决方案（包括 CPO、LPO、DSP‑based）占比有望在 2029 年达到 30%‑40%（此数据为摘要推算，具体细目需付费报告）。

另据 Omdia 2024 年 10 月分析，2025‑2030 年高速数据中心交换机芯片配套的 224G SerDes IP、DSP 和光模块总可模向市场（TAM）将达到数百亿美元量级，但同样未将 400G/lane 作为独立品类切割。公开资料未见国内权威机构如赛迪、智研咨询等关于 400G/lane 产值的专题研究。

10 玩家对比

以下为关键环节主要参与者在 400G/lane 领域的公开进展对比。

所有对比均基于厂商公开演示、产品页、新闻稿及行业会议信息（2024‑2025 年时间窗口），不构成竞争优势评判或推荐。

11 风险

技术性风险

• 信道损耗与连接器瓶颈：224Gbaud 信号在常规 FR4 板材上仅能传输数厘米，必须采用超低损耗材料（如 Megtron 8 级别）和精密连接器，成本高且供应商有限。若板级互连无法满足眼图模板，LPO 方案可能被迫引入部分 DSP 功能，丧失功效优势。
• 光子器件带宽良率：EML 的 3dB 带宽需要从 60GHz 级跃升至 80GHz 以上，InP 外延工艺难度极高，良率可能长期在低位徘徊；TFLN 良率和长期可靠性尚未经过大规模验证；硅光调制器则面临行波电极设计复杂度和工艺波动。
• 光功率预算紧张：单位通道速率提升后，光纤衰减、连接器插损的容忍度急剧收缩，需要激光器提供更高输出功率，而这又增加功耗和散热量。DR/FR 链路预算能否在量产中稳定达标直接影响可部署距离。

市场与供应链风险

• 客户集中度过高：400G/lane 的首批客户为北美 Top 4 云厂商和英伟达，任何一家资本开支调整都会造成需求剧烈波动。2024‑2025 年 AI 投资虽景气，但长周期研发回报不确定性大。
• 标准延迟：IEEE 802.3dj 原定 2025 年中期草案，最终版本若推迟至 2027 年，将拖慢模块互操作认证和规模采购。多源协议碎片化也会增加设计负担。
• 供应安全：高端 DSP 芯片和 InP 外延片高度集中，博通、Marvell 等厂商的交付节奏直接决定模块厂的生产进度。2021‑2023 年芯片短缺的教训表明，缺少一颗小芯片就能延后整个产品代际。

成本与替代风险

• 若 LPO/CPO 的功耗优势未达预期，数据中心运营商可能推迟从 200G/lane 向 400G/lane 切换的节奏，转而优化已投资的 200G/lane 方案。
• 线性直驱铜缆（如 200G/lane DAC/ACC）在铜缆距离继续突破的情况下可能侵蚀部分短端口需求，尤其对于同一机架内的互连。

12 误读纠偏

误解一：400G/lane 就是 400G 光模块 400G/lane 是单通道速率，而不是模块总带宽。市场上已存在 400G 光模块（如 400G‑SR8/FR4），它们采用 8×50G 或 4×100G 通道。而 400G/lane 的真正价值在于用更少光纤线芯构建更高总带宽的模块：1 个 400G 光模块若采用 1×400G/lane，那叫 400G‑DR1；但行业焦点在于 4×400G 构成 1.6T 模块 (1.6T‑DR4/FR4) 和 8×400G 构成 3.2T。因此，讨论中被简称“400G”时容易混淆光模块代际和 lane 速率，上下文需要区分。

误解二：LPO 等同于“没有 DSP” LPO 尽量减少信号路径中的重定时和恢复电路，但并非完全没有 DSP。LPO 可能仍包含用于线性均衡、端接调整和诊断的基本 DSP 逻辑，其目标是