400G/lane 光互連

1 3 秒看懂

400G/lane 光互連是光通訊鏈路中單根光纖（或單個光通道）承載 400Gbps 資料速率的技術形態，也是建置下一代 800G、1.6T 乃至 3.2T 光模組的基礎速率單元。它在物理上依賴 224Gbaud 電訊號與 PAM4 光調變，只需 4 個光通道就可拼出 1.6T 總頻寬，比 8×200G 的光纖用量減少一半，顯著降低萬卡級 AI 訓練叢集的線纜複雜度、埠功耗與每位元成本。簡單理解：如果過去多 lane 低速率是“多條慢車道”，400G/lane 就是“四條快車道”，用更少的光纖跑出更大的總頻寬，支撐 GPU 間 TB/s 級高速通訊。

2 3 分鐘產業解釋

大型模型訓練已將 GPU‑to‑GPU 通訊推到前所未有的頻寬密度門檻。以千億引數混合專家模型（MoE）為例，單次全歸約通訊可能產生數百 GB 的瞬時資料搬運需求，傳統 400G 模組（8×50G PAM4）需要 8 根光纖，一臺交換器上數百個埠意味著數千根光纖，佈線、散熱和故障定位幾乎失控。

將光通道速率提升至 200G/lane（即 1.6T 模組用 8×200G 或 800G 模組用 4×200G）已在 2024 年規模出貨，而 400G/lane 則是這一演進的下一跳：它使得 1.6T OSFP‑XD 模組僅需 4 對收發光纖，光纖根數從“8 時代”再次腰斬，單模組功耗預期較同速率 200G/lane 方案下降 15%‑25%（具體目標值待 IEEE 標準定稿後公佈，此處為行業常規預期）。在 CPO（共封裝光學）架構中，400G/lane 可讓一枚交換晶片密集引出上百個 TB/s 級光埠，直接打破 PCB 走線的頻寬‑功耗牆。

產業時間線方面，博通在 2024 年 11 月已釋出業界首顆 400G/lane 光學 DSP“Taurus”，而 IEEE 802.3dj 工作組正在制定基於 224G 電口的 1.6T 物理層規範，預計 2026 年定稿。這意味著 400G/lane 處於“晶片就緒、標準跟進、模組樣品 2025‑2026 年推出”的階段，距離大規模部署仍需解決光子器件頻寬、良率和成本等工程挑戰。

3 技術原理

400G/lane 的物理層建立在 224Gbaud（吉波特）PAM4 電訊號之上。PAM4 每個符號攜帶 2 位元，因此 224Gbaud × 2 = 448Gbps 原始線速率；扣除前向糾錯（FEC）開銷後，有效資訊速率約為 425Gbps，略高於 400G 標稱值，為埠編碼和時鐘容差留出餘量。

發射端：交換晶片或網絡卡的 224G SerDes 輸出超高速電訊號，經印刷電路板走線送入 DSP 晶片。DSP 完成通道均衡、預加重和 PAM4 符號對映後，驅動光調變器。電驅動訊號 swing 要求極低（通常在百毫伏級）以降低功耗，但必須保持足夠的線性度和眼圖張開。光調變器主流選項包括電吸收調變雷射器（EML）、矽光子馬赫‑曾德爾調變器（MZM）或薄膜鈮酸鋰調變器；它們將連續波雷射的強度按電訊號變化進行調變，輸出 400Gbps 光脈衝。4 路這樣的光通道可合併為 1.6T 光口。

光纖鏈路：400G/lane 光訊號通常採用強度調變直接檢測（IMDD），中心波長在 1310nm 或 CWDM 波段，對應單模光纖。對於 400G‑DR4（4×400G）並行光纖方案，傳輸距離目標為 500 米；400G‑FR4 則通過波長分波多工將 4 個波長複用到單纖，延長至 2 公里。

接收端：高速光電探測器（PD）將光功率轉換成電流，跨阻放大器（TIA）轉成電壓並送 DSP 進行時鐘恢復、均衡和 FEC 解碼。由於 224G PAM4 的符號間干擾（ISI）和通道插損極大，DSP 內部需整合強大的 ADC 與數字均衡器（如 FFE+DFE 結合最大似然序列估計 MLSE），這一顆 DSP 的算力與功耗在整個模組中佔比往往超過 50%。

LPO 變體：若通道質量足夠理想（極短 PCB 走線、高頻寬聯結器），可去除 DSP 的重定時功能，僅保留線性均衡與驅動，這就是線性驅動可插拔光學（LPO）。400G/lane 的高訊雜比餘量為 LPO 提供了更寬容的實現條件，但互操作性、故障診斷和批次一致性仍是工程難題。

4 關鍵引數

• 單通道速率：400 Gbps/lane，建置 800G（2×400G）、1.6T（4×400G）、3.2T（8×400G）模組的基礎速率。
• 電介面波特率：224 Gbaud，符合 OIF CEI‑224G 規範，支援 LR/MR/VSR/XR 多種通道型別，其中晶片‑模組超短距介面損耗預算 <10 dB@56GHz。
• 調變格式：PAM4。更高效調變（如 PAM6）因訊雜比劣勢未在 224Gbaud 速率下被採納。
• 前向糾錯：大機率採用 RS(544,514) 級聯或開放 FEC 方案，淨編碼增益需支援 <1E‑15 丟包率，具體方案待 IEEE 802.3dj 確定。
• 光調變頻寬：發射端電光調變器 3dB 頻寬需 >70 GHz，光電探測器 >80 GHz，以保持 PAM4 眼圖線性度。
• 鏈路功率預算：參考 200G/lane 的 800G‑DR8/FR8，預計 400G‑DR4 <4 dB，400G‑FR4 <6 dB（來源：IEEE 802.3dj 目標草案，公開資料未見最終值）。
• 功耗：單個 400G/lane 光引擎（不含 DSP）的目標功耗 <3.5 W；帶 DSP 的完整 1.6T 模組總功耗目標是 <20 W（來源：OIF “功耗降低走廊”白皮書，2023 年版本，為行業共識目標，並非正式標準值）。
• 模組封裝：預計沿用 OSFP‑XD 或 QSFP‑DD1600 殼體，每個埠容量 1.6T。
• 工作溫度範圍：商用 0‑70°C，工業級擴充套件至 ‑20‑85°C，以滿足邊緣 AI 部署需求。
• 延遲：帶 DSP 重定時的模組典型延遲約 80‑120 ns；LPO 可壓縮至 <40 ns；CPO 直驅則 <10 ns。

5 技術路線

調變器材料之爭

• EML（電吸收調變雷射器）：成熟度高，2024 年已能支援 200G/lane，向 224Gbaud 演進需提升頻寬並克服載流子遷移率瓶頸。優勢是晶片體積小，易於多通道陣列整合；缺點是插損偏大、光功率預算有限。
• 矽光子 MZM：CMOS 相容、整合密度最高，可在一片晶圓上整合調變器、路由波導、分合路器和探測器。難點在於矽的載流子效應在高頻下相位效率降低，需靠行波電極和先進工藝節點補償。多家代工廠已提供 224G‑ready 矽光 PDK。
• 薄膜鈮酸鋰（TFLN）：具備極高電光頻寬（>100 GHz）和極低驅動電壓（<1.5 V·cm），線性度優異，是 400G/lane 的理想調變器。量產瓶頸是晶圓尺寸（主流 6 英寸，正遷移至 8 英寸）與製造良率，以及雷射器異質整合難度。公開資料未見大規模 200mm TFLN 代工產能資料，多家初創公司正建設產線。

訊號路徑架構

• DSP‑based 可插拔：最相容現有網路架構，模組廠可通過 DSP 補償通道差異，保證多供應商互操作。成本與功耗最高，但短期內仍是主力。
• LPO（線性驅動可插拔）：剝離 DSP 重定時器和部分數字處理功能，訊號完整性的責任轉移至交換器‑模組聯合設計。理想狀態下，LPO 可將模組功耗和延遲降低約 50%，但對鏈路故障定位和端到端相容性提出極高要求。400G/lane 速率下 LPO 的訊雜比餘量優於 200G/lane，產業化機率上升。
• CPO（共封裝光學）：將光引擎直接封裝在交換晶片基板上，電鏈路縮短至毫米級。400G/lane CPO 在 51.2T 交換容量的晶片中可實現 128 個 400G 埠，突破面板插拔密度極限。挑戰在於不可現場更換、維護模式變革和散熱結構設計。博通、輝達、AMD 等均已展示 CPO 樣機，量產時間點普遍預期在 2026‑2027 年之後。

標準推進路徑 OIF 在 CEI‑224G 架構下定義了電介面基礎，IEEE 802.3dj 則把 400G/lane 納入 800G/1.6T 乙太網路光規範。同步推進的多源協議（MSA）如 OSFP‑XD MSA 確保了模組機械結構統一。在這些標準之上，各模組廠商可以差異化實現 LPO 或 DSP‑based 的內部設計。

6 上游

400G/lane 光互連的上游集中在電晶片、光學材料和精密封裝，供應格局對交付節奏影響極大。

電晶片

• 224G SerDes IP 與 DSP：核心玩家是博通、Marvell、Alphawave Semi 和 Credo。博通 Taurus BCM83640 是首顆公開發售的 400G/lane 光學 DSP（2024 年 11 月釋出）。Marvell Alaska P 系列 DSP 設計支援 224Gbaud，預計 2025 年送樣。Credo 主打線性均衡 DSP 與 LPO 最佳化 SerDes。Synopsys 和 Cadence 向 ASIC 設計者提供 224G SerDes IP，使自研交換晶片（如Google、微軟、Meta 的自研晶片）能原生支援 400G/lane 電介面。
• 驅動器與跨阻放大器：Macom、Semtech（Sierra Monolithics）、MaxLinear 等提供線性 Driver 和 TIA，頻寬需覆蓋 >70 GHz。工藝節點從 SiGe 向 InP HBT 遷移以獲得更優噪聲效能。

光學晶片

• 雷射器：連續光 CW 雷射器（用於矽光、TFLN）要求窄線寬、高功率，主要供應商包括 Lumentum、Coherent、博通的雷射器部門、光庫科技/光迅科技等。EML 晶片則需要 InP 基單片整合 DFB 雷射器與電吸收調變器，供應商有三菱電機、住友電工、Lumentum、源傑科技等。高頻寬 EML 良率在 200G/lane 時已顯瓶頸，400G/lane 的良率和產能爬坡時間表尚未公開揭露（公開資料未見詳細產能數字）。
• 調變器晶圓：矽光代工方主要是 GlobalFoundries、Tower Semiconductor、TSMC、imec 等，提供 45nm/90nm 光刻工藝的矽光 PDK。TFLN 晶圓主要由美國 HyperLight、中國的鈮奧光電、光庫科技等提供調變器晶片，以及 Soitec 等提供鈮酸鋰‑絕緣體（LNOI）襯底。目前 200mm TFLN 代工仍處早期，2024 年公開資料未見大於 5 千片/年的商業產能資料。

封裝與聯結器

• 高速封裝基板（如 FC‑BGA）面臨 >50 GHz 訊號完整性的嚴峻考驗，需要極低介電損耗材料（如 Megtron 8 或類似等級）並配合先進 ABF 積層工藝。Samtec、Amphenol、Molex 推出支援 224G 速率的高密聯結器，是 LPO 和 CPO 的關鍵一環。

7 下游

下游覆蓋光模組製造、交換器和最終部署的雲端/AI 服務商。

光模組製造商：將光引擎、DSP、聯結器和殼體整合為可插拔模組。400G/lane 對應的是 1.6T OSFP‑XD 或 3.2T 前瞻模組。已經公開演示過 1.6T 產品（通常先期用 8×200G 實現）的廠商包括中際旭創、Coherent、新易盛、Molex、華工正源等。基於 400G/lane 的 1.6T‑DR4/FR4 模組預計 2025‑2026 年形成樣品，批次供貨要等標準定稿和電晶片量產。由於設計和產測難度躍升，具備 200G/lane 量產經驗的廠商在新一代競賽中先發優勢明顯。

交換器與網絡卡：博通 Tomahawk 5/6 系列交換晶片支援的 800G/1.6T 埠可向下相容，一旦 400G/lane 模組就緒，可大幅提升面板埠密度。輝達 Spectrum‑X、Quantum‑X 交換器以及 ConnectX‑8/9 網絡卡在 Blackwell 和 Rubin 架構中規劃了 400G/lane 介面（輝達 2023‑2024 年投資者會議公開）。網絡卡側因 PCIe 7.0 的頻寬提升（2025 年規範完成，512 GB/s 雙向），光側更需 400G/lane 以匹配主機匯流排速度。

雲端與AI服務商：大型模型訓練叢集的萬卡、十萬卡 Scale‑up/Scale‑out 網路是 400G/lane 的核心買單方。北美的微軟 Azure、Amazon Web Services、Google Cloud、Meta，國內的阿里巴巴、騰訊、字節跳動等都已部署或積極測試 1.6T 光互聯方案。訓練效率對光傳輸的尾延遲和丟包極為敏感，400G/lane 需要證明網路整體魯棒性不低於 200G/lane 的基礎上才能獲得大批次訂單。目前公開資料未見 400G/lane 模組大規模部署合同。

測試儀表：Keysight、Anritsu、Tektronix 推出支援 224G PAM4 誤碼儀、眼圖模板和協議分析工具，對標準驗證和生產測試至關重要。

8 受益公司

以下名單僅基於公開產品釋出與行業份額慣例，不構成任何投資建議。

電晶片/DSP

• 博通（Broadcom）——首顆 400G/lane optical DSP Taurus，佔據交換晶片與 DSP 雙重生態位。
• Marvell——224G SerDes 與 Alaska P DSP 系列，HPC 定製和乙太網路均有版面配置。
• Credo——LPO 線性 DSP 與 SerDes 授權路線，在去 DSP 趨勢中佔有一席。
• 新思科技（Synopsys）、益華電腦（Cadence）——224G SerDes IP，服務於自研晶片廠商。

光晶片/調變器

• Coherent——從 InP EML 到矽光子均有研發，2024 年 OFC 展示 400G/lane 光引擎原型。
• Lumentum——高頻寬 EML 與可調諧雷射器。
• 三菱電機、住友電工——InP 晶圓級 EML 陣列，高頻寬版本良率爬坡中。
• 光庫科技、鈮奧光電、HyperLight——TFLN 調變器，提供極寬頻線性光引擎。
• 源傑科技——CW 雷射器與 EML 晶片，面向國內模組廠商的國產化替代。

光模組/光引擎

• 中際旭創（InnoLight）——1.6T 光模組率先獲得重點客戶認證，產品覆蓋面廣。
• 新易盛（Eoptolink）——1.6T 和 LPO 方案活躍，積極版面配置矽光與 CPO。
• Coherent——光晶片到模組垂直整合，具備 400G/lane 端到端能力。
• Molex、華工正源、海信寬頻也已公開演示 1.6T 樣品。

下游交換器/網絡卡

• 輝達（NVIDIA）——Blackwell 平台搭配 200G/lane，下一代 Rubin 平台正向 400G/lane 演進（2024 GTC 主題演講）。
• 博通——Tomahawk 6 交換晶片與定製 ASIC 埠級 224G 支援。
• 思科（Cisco）——Silicon One 晶片也已規劃 224G SerDes。

測試與封裝

• 是德科技、Anritsu——裝置需求與速率提升強相關。
• Amphenol、Molex——224G 高密聯結器與銅纜。

9 市場規模

需注意，400G/lane 並非獨立市場，而是嵌入在 800G/1.6T/3.2T 光模組當中的通道速率代際。公開資料未見專門針對“400G/lane”的獨立市場規模預測，但可參照 1.6T 及以上速率模組及對應 DSP 市場。

根據 LightCounting 2024 年 4 月釋出的《高速乙太網路光學報告》，2024 年乙太網路光模組總銷售額預計達到 45 億美元以上，年增率增長超過 80%，其中 AI 叢集驅動的 800G 模組出貨量迅速增長。該報告預測，1.6T 光模組將於 2025 年開始首批出貨（主要採用 8×200G 方案），到 2028 年 1.6T 產品在大型雲端客戶中的滲透率將大幅上升，進而給高速 DSP 和光晶片帶來數十億美元級總市場（LightCounting 未單獨拆出 400G/lane 部分）。

Yole Group 在 2024 年 6 月《AI 大型模型光互連》報告中指出，到 2029 年 AI 光互連收發器市場規模將超過 120 億美元。其中，基於 400G/lane 的解決方案（包括 CPO、LPO、DSP‑based）佔比有望在 2029 年達到 30%‑40%（此資料為摘要推算，具體細目需付費報告）。

另據 Omdia 2024 年 10 月分析，2025‑2030 年高速資料中心交換器晶片配套的 224G SerDes IP、DSP 和光模組總可模向市場（TAM）將達到數百億美元量級，但同樣未將 400G/lane 作為獨立品類切割。公開資料未見國內權威機構如賽迪、智研諮詢等關於 400G/lane 產值的專題研究。

10 玩家對比

以下為關鍵環節主要參與者在 400G/lane 領域的公開進展對比。

公司	領域	400G/lane 進展	技術路線/特點
博通	DSP、交換晶片	已釋出 Taurus BCM83640 400G/lane 光學 DSP，支援 TFLN、D‑EML、SiPh 組合	垂直整合，交換‑DSP‑光通訊全鏈條版面配置
Marvell	DSP、電晶片	Alaska P 系列規劃支援 224G，2024 年展示 224G SerDes 長鏈路互操作	強調定製化與互操作，DPU+電口+光口協同
Credo	線性 DSP、SerDes	推出 LPO 最佳化的 224G SerDes 和線性均衡 DSP，降低功耗和延遲	聚焦 LPO 和資料中心短距，推進去 DSP 化
Coherent	光晶片、光模組	OFC 2024 演示基於 EML 和矽光的 400G/lane 光引擎	InP+SiPh 雙平台，垂直整合能力強
中際旭創	光模組	2024 年已獲重點客戶 1.6T 訂單（200G/lane），積極研發 400G/lane 版本	模組龍頭，產能和質量體系成熟
新易盛	光模組、LPO	OFC 2024 展示 LPO 1.6T 模組和 CPO 樣品，400G/lane 方案在研	積極版面配置 LPO 和 CPO 超低功耗方案
光庫科技	TFLN 調變器	提供 400G/lane TFLN 電光調變器晶片，產能建設中	國內薄膜鈮酸鋰領先廠家
輝達	網絡卡、交換器	Spectrum‑X/Quantum‑X 和 ConnectX 網絡卡未來代際支援 400G/lane 埠	系統牽引者，定義埠速率和網路拓撲

所有對比均基於廠商公開演示、產品頁、新聞稿及行業會議資訊（2024‑2025 年時間視窗），不構成競爭優勢評判或推薦。

11 風險

技術性風險

• 通道損耗與聯結器瓶頸：224Gbaud 訊號在常規 FR4 板材上僅能傳輸數釐米，必須採用超低損耗材料（如 Megtron 8 級別）和精密聯結器，成本高且供應商有限。若板級互連無法滿足眼圖模板，LPO 方案可能被迫引入部分 DSP 功能，喪失功效優勢。
• 光子器件頻寬良率：EML 的 3dB 頻寬需要從 60GHz 級躍升至 80GHz 以上，InP 外延工藝難度極高，良率可能長期在低位徘徊；TFLN 良率和長期可靠性尚未經過大規模驗證；矽光調變器則面臨行波電極設計複雜度和工藝波動。
• 光功率預算緊張：單位通道速率提升後，光纖衰減、聯結器插損的容忍度急劇收縮，需要雷射器提供更高輸出功率，而這又增加功耗和散熱量。DR/FR 鏈路預算能否在量產中穩定達標直接影響可部署距離。

市場與供應鏈風險

• 客戶集中度過高：400G/lane 的首批客戶為北美 Top 4 雲端廠商和輝達，任何一家資本支出調整都會造成需求劇烈波動。2024‑2025 年 AI 投資雖景氣，但長週期研發回報不確定性大。
• 標準延遲：IEEE 802.3dj 原定 2025 年中期草案，最終版本若推遲至 2027 年，將拖慢模組互操作認證和規模採購。多源協議碎片化也會增加設計負擔。
• 供應安全：高階 DSP 晶片和 InP 外延片高度集中，博通、Marvell 等廠商的交付節奏直接決定模組廠的生產進度。2021‑2023 年晶片短缺的教訓表明，缺少一顆小晶片就能延後整個產品代際。

成本與替代風險

• 若 LPO/CPO 的功耗優勢未達預期，資料中心運營商可能推遲從 200G/lane 向 400G/lane 切換的節奏，轉而最佳化已投資的 200G/lane 方案。
• 線性直驅銅纜（如 200G/lane DAC/ACC）在銅纜距離繼續突破的情況下可能侵蝕部分短埠需求，尤其對於同一機架內的互連。

12 誤讀糾偏

誤解一：400G/lane 就是 400G 光模組 400G/lane 是單通道速率，而不是模組總頻寬。市場上已存在 400G 光模組（如 400G‑SR8/FR4），它們採用 8×50G 或 4×100G 通道。而 400G/lane 的真正價值在於用更少光纖線芯建置更高總頻寬的模組：1 個 400G 光模組若採用 1×400G/lane，那叫 400G‑DR1；但行業焦點在於 4×400G 構成 1.6T 模組 (1.6T‑DR4/FR4) 和 8×400G 構成 3.2T。因此，討論中被簡稱“400G”時容易混淆光模組代際和 lane 速率，上下文需要區分。

誤解二：LPO 等同於“沒有 DSP” LPO 儘量減少訊號路徑中的重定時和恢復電路，但並非完全沒有 DSP。LPO 可能仍包含用於線性均衡、端接調整和診斷的基本 DSP 邏輯，其目標是