7nm 节点

3 秒看懂

7nm制程是半导体行业进入“后摩尔定律时代”的第一个关键高性能节点，标志着 FinFET（鳍式场效应晶体管）技术的成熟巅峰，为 AI 算力爆发奠定了芯片工艺基础。其核心是通过三维晶体管结构和精细化光刻，在同等功耗下实现性能提升，或在同等性能下大幅降低功耗，同时带来晶体管密度的显著提升和芯片面积缩小。该节点至今仍是众多高性能计算与消费电子芯片的“甜蜜点”工艺。

3 分钟产业解释

“7nm”不是一个精确的物理尺寸，而是一个代表技术世代的商业与营销统称。它源于晶体管中关键结构（如鳍片宽度、金属互连间距）的等效缩放。真正革命性的是，台积电、三星等代工厂在此节点大规模采用成熟的多重曝光技术（如自对准双重/四重图案化 SADP/SAQP）和FinFET 结构，系统性地解决了芯片在 20nm 以下制程遇到的严重漏电和短沟道效应。同时，业界在后段工艺（BEOL）中开始局部采用钴（Co）、钌（Ru）等新材料，以解决铜互连在极限微缩后电阻急剧上升的物理瓶颈。

这使得芯片设计师能够在手机SoC（如麒麟 980、苹果 A12 Bionic）、AI 加速卡（如英伟达 A100 GPU 的部分衍生型号）、PC 处理器等产品中，集成数十亿甚至上百亿晶体管，同时将发热和功耗控制在可接受的范围。7nm 是高性能计算（HPC）和数据中心芯片从“够用”走向“能效比领先”的分水岭，催生了第一波大规模商业化的 AI 训练和推理部署浪潮，也是半导体先进制程中生命周期最长的“常青树”节点。

技术原理（最深，讲机制+关键参数）

7nm FinFET 的核心技术机制是通过三维立体沟道结构，极大地增强了栅极对电流的控制能力，从而在缩小特征尺寸的同时有效抑制漏电。

FinFET 结构示意 (截面视图):

      源极 (S)         栅极 (G)         漏极 (D)
        |                |                |
        |                |                |
        |    +---------------------+    |
        +----+      栅氧化层        +----+
             |   (High-k材料)       |
             |                     |
        +----+---------------------+----+
        |          鳍片 (Fin)           |
        |  (硅， 典型高度 ~50nm[行业估算]，  宽度 ~7-10nm[行业估算]) |
        +----+---------------------+----+
             |                     |
             +--------+    +-------+
                      |    |
                    浅沟槽隔离 (STI)

1. 栅控能力与短沟道效应抑制：栅极从三面包裹鳍片，相比平面晶体管仅单面控制，其本征栅控能力呈倍数级提升。这允许设计者使用更短的物理栅极长度 (Lg) 而不会导致严重的漏电。7nm 工艺的物理栅极长度通常在 15-20nm 范围[行业估算]。
2. 鳍片数量与驱动电流：晶体管的驱动能力 (Ion) 与鳍片高度与数量 (Nfin) 成正比。设计标准单元库提供 Nfin=1, 2, 3 等多种选项，精细的鳍片数量选择是实现多阈值电压库和性能/功耗精细调节的基础。
3. 金属间距（Metal Pitch, MP）：此参数是衡量工艺密度的核心硬指标。7nm 节点的关键连接金属层（如 M1/Mint）间距约在 36-40nm 范围[行业估算]，远小于 10nm 节点的 48-52nm[行业估算]。
4. 多重图案化与对准精度：DUV 多重曝光需要多次极其精确的套刻，套刻精度（Overlay）误差控制的容错窗口被压缩到纳米甚至亚纳米级别，这是决定晶圆良率的核心工艺挑战之一。

关键参数

1. 性能（Performance）：在相同功耗下的最大运算频率提升。例如，典型 7nm 处理器的主频可稳定推升至 2.8 GHz 以上，远超同级 10nm 或 14nm 产品[基于产品公开数据的估算]。
2. 功耗（Power）：在相同性能下的能耗降低，直接影响移动设备续航和数据中心散热成本。台积电曾宣布其 N7 相比 16nm 同频功耗可降低约 60%[来源于厂商技术论坛公开资料]。
3. 晶体管密度：单位面积内的晶体管数量（MTr/mm²）。7nm 节点的峰值逻辑晶体管密度约在 80-100 MTr/mm² 区间[行业估算]，相比 10nm 节点有显著的代际提升。
4. 良率成熟度：不同于 5nm 以下的早期爬坡，7nm 经过长周期生产优化，缺陷密度通常处于非常低的水平，这是其成为高性价比常青工艺的核心保障。公开资料未见各厂最新的 D0 (缺陷密度) 具体数值。
5. 经济性指标：从 7nm 开始，单片晶圆制造成本急剧增加，设计复杂度导致的一次流片费用高昂，但平摊到每个晶体管上的成本下降趋势在历史上首次出现显著放缓。

技术路线

技术代际演进与定位

• 技术前驱 (2012-2015)：22nm/14nm/16nm 节点是 FinFET 的第一代应用试验场。22nm（英特尔，2011年）是全球首个引入 FinFET 晶体管的节点。台积电、三星紧随其后在16/14nm节点上完成FinFET量产爬坡。
• 7nm 诞生与爆发 (2017-2018)：台积电 N7 与三星 7LPP 率先量产，成为首代能在移动与 HPC 领域全面碾压前代节点的 FinFET 工艺。这也是 DUV 光刻技术的极限发挥。
• EUV 引入与细分 (2019-2021)：进入改良期，台积电推出 N7P（仍基于DUV的性能增强版）及 N7+（首次在关键浅层互连层引入 EUV 光刻），大幅简化了多重曝光流程。三星的 7LPP+ 路线与此类似。同时出现了光罩层优化后的“6nm”节点，本质属于 7nm 家族的半代增强。
• 长尾与平台化 (2022至今)：7nm 工艺平台成为长周期产品（汽车电子、工业控制、中端 AI、物联网）的核心。因其拥有极其成熟且丰富的第三方 IP 库、稳定的良率和最适合的成本结构，该节点与技术生命极长，与 28nm 一同构成了全球晶圆代工成熟制程与先进制程之间的中流砥柱。

技术路线量化对比

上游

7nm 工艺的制造需要全球最顶尖的设备、材料与 IP 许可协同支撑，上游供应链壁垒极高。

• 核心设备制造：
  • 光刻机：DUV 浸没式光刻机 (ASML NXT 系列) 与 EUV 光刻机 (ASML NXE:3400B/C 等)，ASML 处于绝对垄断地位。
  • 刻蚀与薄膜沉积：高深宽比刻蚀、原子级薄膜沉积设备由应用材料 (AMAT)、泛林集团 (LRCX)、东京电子 (8035.T) 主导。
  • 过程控制与量测：科磊 (KLA) 的套刻误差量测与缺陷检测设备是维持 7nm 良率的关键。
• 原材料生态：
  • 光刻胶与显影液：东京应化、JSR、信越化学等日系厂商占据高端 7nm 光刻胶绝对市场份额。
  • 特殊气体与耗材：高纯度氟化物、金属有机前驱体、钴/钌溅射靶材等。
  • 大硅片：信越化学、SUMCO 等日系厂商以及环球晶圆供应的 300mm 极高平整度硅晶圆。
• IP 与 EDA 基石：台积电、三星 7nm 平台的 IP 生态均由 ARM (Core IP)、新思科技 (Synopsys, Interface IP)、楷登电子 (Cadence， 设计工具与 IP) 等联手构建。

下游

下游由直接客户（芯片设计公司）与终端应用市场构成，高度依赖 7nm 提供的能效平衡。

• 芯片设计端 (直接客户)：
  • 移动消费类：苹果 (A12/A13 等)、高通 (骁龙 855/865)、联发科 (天玑 1000 系列)、华为海思 (麒麟 980/985/990)。
  • HPC与图形处理器：AMD (锐龙 3000/4000， MI 系列加速卡)、英伟达 (Ampere 架构部分高端游戏与数据中心卡)。公开信息显示，英伟达采用 7nm 家族工艺的产品涵盖大量中端至高端独立 GPU。
  • 特定功能与汽车类：赛灵思 (部分 7nm FPGA)、Mobileye 等汽车 ADAS 芯片。
• 终端应用场景：
  • 智能手机：当前市面上大量中高端 4G/5G 手机的 SoC 仍出自 7nm 或衍生自该工艺平台。
  • 数据中心：HPC 服务器 CPU、AI 推理加速卡、智能网卡基本以 7nm 为能效基准线。
  • 汽车电子：2020年-2024年间，多款智能座舱与 ADAS (高级驾驶辅助系统) 域控制器芯片基于 7nm 工艺平台设计，以求达到车规级散热与功能安全平衡。

受益公司

本部分基于产业逻辑梳理公司角色，不作为任何形式的买卖建议。

• 制造端关键厂商：
  • 台积电 (TSM/2330.TW)：7nm 家族营收曾连续多年占总营收约三成[源于其年度财报的制程拆分]，定义了该节点的全球技术与产能标杆。
  • 三星电子 (005930.KS)：全球唯二具备 7nm 级别 EUV 量产能力的综合供应商，一度承接高通、自家 Exynos 及部分外部 HPC 订单。
• 设计与终端巨头：苹果 (AAPL)、AMD (AMD) 通过率先全面采用台积电 7nm 工艺，实现了在手机及 PC 市场份额的跨越期；英伟达 (NVDA) 则在 7nm 上巩固了其 AI 训练与推理的霸主地位。
• 设备与IP基石：
  • ASML (ASML)：7nm+ 开始导入的 EUV 设备使其进入垄断红利期。根据其历年公开财报，EUV 系统营收占比随先进制程推进持续攀升。
  • ARM、Synopsys、Cadence：通过 7nm 庞大的 IP 授权及 EDA 工具升级浪潮获得持续性营收增长。

市场规模

• 营收贡献度：根据集邦咨询 (TrendForce) 在 2022-2023 年的季度追踪报告，全球晶圆代工营收中，7nm/6nm 单一节点的贡献占比长期稳定在 10%-14% 区间，是创造千亿美元级市场的核心驱动工艺节点之一。
• 产能布局与投资规模：以台积电中科及南科的生产基地为例，一条具备经济规模的 7nm 产线（月产能 3-4 万片晶圆）的建厂及设备总投入轻易超过 100 亿美元，这构筑了极高的资本壁垒。
• 需求长尾量：公开资料显示，即便在 3nm 进入量产、5nm 成为主力的 2024 年，由于汽车芯片、中端移动 AP 与网络处理器的全面释出，全球 7nm 产能利用率仍维持在健康水位，并未因制程迭代而被闲置。

玩家对比

台积电 vs. 三星 (7nm 制程竞合)

风险

1. 成本刚性不可逆：7nm 的 DUV 多重曝光涉及几十道核心工序，且 EUV 增强版本的设备与光罩费用极其高昂，使得单片晶圆成本下降空间几乎被封死。
2. 结构性需求分流：当 5nm/4nm 进入成熟放量期后，原本处于最高端消费电子（如旗舰手机 AP）的芯片会率先向更先进工艺迁移，使得 7nm 客户群逐渐向非旗舰类和利基市场下沉，可能拉低单片晶圆平均售价。
3. 地缘政治供给割裂：由于 7nm 具备军民两用的 AI 与加密计算潜力，相关制造设备、EDA 技术对特定区域的出口受到多国管制，这限制了部分代工厂的扩产和技术获取，形成产能的物理隔离。
4. 第二代 FinFET 技术瓶颈：5nm 以下节点均为某种意义上的 7nm 物理演进，但 7nm 本身的硅基 FinFET 结构在对抗基础物理漏电方面已无进一步微缩的实质空间。

误读纠偏

1. 误读：“‘7nm’代表芯片内晶体管或金属线条的实际宽度是 7 纳米。”
   • 纠正：这是目前存在的最普遍误解。现代半导体工艺命名体系在 22nm 之后已与物理尺寸完全脱钩。7nm 是一个行业代际的商业营销标签，指代相对于 10nm 的一组 PPA（性能、功耗、面积）综合提升指标。实际芯片中核心的鳍片宽度、最紧密金属间距均远大于 7nm。
2. 误读：“7nm 技术因为 3nm 与 5nm 的出现已经被淘汰，属于‘落后’产能。”
   • 纠正：极度错误的认知。7nm 是半导体史上最成功的高性能长寿命平台之一。因其在绝对性能（足以跑满主流需求）、散热功耗与单位晶体管成本三者间取得了极佳平衡，它在汽车电子、中高端消费电子、工业 AI 边缘计算等海量市场中仍是不二之选。先进制程负责探索频率与能效上限，7nm 负责承载广泛商业基础，双方并非简单替代关系。
3. 误读：“任何公司的 7nm 工艺都具备同样的技术能力。”
   • 纠正：不同代工厂即便同称 7nm，晶体管实现细节、标准单元库完善度与后端金属层设计存在实质性差距。台积电的 N7 与三星 7LPP 在 IP 兼容度、实际流片后的最高频率和动态漏电流互有长短，芯片设计无法直接将一家的版图无损迁移至另一家，必须做针对性移植与重调，二者在 EDA 工具链上的体验亦有显著分化。

最新事件

此部分基于该节点近期的市场动态梳理，时效性截至 2025 年初。

• AI 推理长尾需求的拉动 (2024 年末至今)：随着边缘 AI 设备与辅助加速卡市场兴起，大量 7nm 中端 GPU 和 ASIC 的流片量出现反弹。多家二线设计服务公司公开提到 7nm 制程的多项目晶圆 (MPW) 排期在 2024 年底达到满负荷状态。
• 成熟制程光罩合封技术普及：为了在不使用昂贵 5nm 的情况下提升芯片整体性能，先进封装 (如 Chiplet) 催生了将 7nm 作为计算核心，搭配 12nm/22nm 作为 I/O 核心的异构架构，这种在 2024 年爆发的设计哲学极大地稳固了 7nm 的计算基座地位。
• 中国大陆产线技术进展：根据 TechInsights 等机构的拆解报告，中国境内代工厂已研发出非美线路径下的 7nm 级别工艺技术，并在特定商用手机 SoC 上实现由本地设计加本地生产的闭环。
• 汽车巨头锁定长单：恩智浦 (NXP)、意法半导体 (ST) 等头部汽车芯片商，已在近期财报电话会中透露正在将高算力车身网关与实时处理器逐步迁移至 7nm 平台，并签订了跨越至 2030 年的长期产能保障协议。

跟踪指标

• 高频硬数据：
  • 每月台积电等主要代工企业公布的营收额中 7nm/6nm 工艺的营收占比波动。
  • ASML 季报中关于 ArF 浸没式光刻机 (DUV) 的订单积压量，作为 7nm 长尾需求扩张的先行验证指标。
• 工艺与良率信号：
  • 台积电/三星/中芯国际公开的技术论文 (IEDM, VLSI Symposium) 提及 7nm 衍生工艺性能提升的幅度。
  • 产业链调研机构披露的特定节点产能利用率与流片排期周期指数。
• 产业竞争动态：
  • 联发科、高通中端处理器平台（非旗舰系列）制程升级的决策节点，若长期滞留 7nm/6nm 则代表该节点生命力强劲。
  • 汽车芯片及工业 MCU 发布时是否明确提及基于 7nm 平台规划。

信源

1. 厂商财报与法说会：台积电 (TSMC)、三星电子 (Samsung Electronics)、ASML 的季度业绩报告与产业链新闻，是获取产能与营收占比的首要权威来源。
2. 市场分析机构报告：集邦咨询 (TrendForce) 针对每季晶圆代工节点占比的深入追踪；TechInsights 对实际芯片物理结构的逆向分析与深度工艺比对。
3. 专业媒体与技术社区：WikiChip 对先进逻辑制程的标准化对比分析；Semianalysis 对晶圆成本模型与制造策略的定量测算；AnandTech/IEEE Spectrum 的深度技术架构评测。
4. 顶级学术文献：IEEE International Electron Devices Meeting (IEDM) 与 Symposium on VLSI Technology and Circuits 公开发表的论文，涵盖器件物理、新材料导入的相关确切公告。