xGMI（AMD Global Memory Interconnect）

3 秒看懂

xGMI 是 AMD 芯片间的”高速总线”——让同一封装内的 CPU 芯粒、GPU 芯粒、I/O 芯粒能像”同一颗芯片”一样互相访问内存并保持缓存一致性。它是 AMD 多芯粒（chiplet）架构能成立的物理命脉。

3 分钟产业解释

为什么 xGMI 存在？

AMD 从 Zen 2（2019）起全面转向 chiplet 架构：不再追求一整片巨大的单片芯片，而是把 CPU 核心、I/O 控制器、GPU 计算单元分别做成小芯粒（chiplet），再封装在一起。芯粒之间必须有极低延迟、高带宽、缓存一致的通信通道——这就是 xGMI 的核心角色。

xGMI 在哪里出现？

产业意义

• 成本端：chiplet 让 AMD 能用更成熟、更便宜的制程制造 I/O 芯粒（IOD），只把核心计算芯粒放到最先进制程，大幅降低成本。
• 竞争端：xGMI 使 AMD 在 AI 训练集群中能实现类似 NVIDIA NVLink 的 GPU 间高速互联，是 MI300X 追赶 H100/H200 的关键基础设施之一。
• 生态端：xGMI 协议的演进方向与 UALink（Ultra Accelerator Link）开放标准有技术延续关系，AMD 是 UALink 联盟的核心发起者之一。

15 分钟专家深入

核心定位：Infinity Fabric 体系中的 chip-to-chip 层

AMD 的片上互联整体品牌是 Infinity Fabric，它包含多个层次：

┌─────────────────────────────────────────────┐
│             Infinity Fabric 体系             │
├──────────────┬──────────────────────────────┤
│  片上 NoC    │  芯粒内部的网络（on-die mesh） │
│  （IF on-die）│  频率高、延迟极低              │
├──────────────┼──────────────────────────────┤
│  xGMI        │  芯粒↔芯粒 / 封装↔封装 的     │
│  （IF off-die）│  高速 SerDes 串行链路          │
├──────────────┼──────────────────────────────┤
│  IF 外部链路  │  跨节点（如 EPYC 2P 路径、    │
│              │  GPU rack 互联）使用的 xGMI    │
│              │  协议的外部物理层变体           │
└──────────────┴──────────────────────────────┘

xGMI 严格意义上是 Infinity Fabric 的片外（off-die）物理层与协议层实现，基于高速 SerDes（串行器/解串器），将片上 NoC 的并行事务序列化为高速串行信号，在芯粒间或封装间传输。

缓存一致性是灵魂

xGMI 与普通的 PCIe 互联的根本区别在于 硬件级缓存一致性（cache coherency）：

• 连接在 xGMI 链路两端的芯粒/芯片共享同一个一致性域（coherency domain）
• 采用 MOESI/MESI 类一致性协议（AMD 公开文档中称为 “coherent protocol over xGMI”）
• 这意味着：GPU 芯粒可以直接读取 CPU 芯粒缓存中的数据，反之亦然，无需软件显式搬移
• 对 统一内存架构（UMA/HMM） 至关重要——是 MI300A APU “CPU+GPU 共享 128 GB HBM3” 的硬件基础

链路物理特性（定性描述）

由于本次检索未获得可引用的精确规格数据，以下为基于公开技术演讲与产品架构的定性描述：

xGMI 在 MI300 系列中的角色

MI300 系列是 AMD 最复杂的 xGMI 应用场景：

MI300A（APU，CPU+GPU 混合）：

        ┌─────────┐  ┌─────────┐  ┌─────────┐  ┌─────────┐
        │ Zen4 CCD│  │ Zen4 CCD│  │ CDNA3 XCD│  │ CDNA3 XCD│ ...
        │ (CPU)   │  │ (CPU)   │  │ (GPU)    │  │ (GPU)    │
        └────┬────┘  └────┬────┘  └────┬─────┘  └────┬─────┘
             │            │            │              │
             ▼            ▼            ▼              ▼
        ┌──────────────────────────────────────────────────┐
        │          I/O Die (IOD) — 由 xGMI 互连            │
        │     统一一致性域 · 内存控制器 · HBM PHY          │
        └──────────────────────────────────────────────────┘
                           │
                     ┌─────┴─────┐
                     │  128 GB   │
                     │   HBM3    │
                     └───────────┘

• CPU 芯粒与 GPU 芯粒均通过 xGMI 链路连接至中央 I/O Die
• I/O Die 内部有 Infinity Fabric 的片上路由网络（crossbar / mesh）
• 所有芯粒共享同一一致性域 → CPU 与 GPU 可直接通过指针传递共享数据，无需 DMA 拷贝
• 这是 MI300A 区别于 Intel Ponte Vecchio（GPU 内部有类似机制但生态不同）的关键架构特征

MI300X（纯 GPU）：

• 8 个 CDNA 3 XCD（GPU 芯粒）通过 xGMI 与 I/O Die 互连
• I/O Die 也连接 HBM3 内存控制器（总容量 192 GB [厂商发布会]）
• 芯粒间的 GPU 内存访问由 xGMI + I/O Die 路由完成
• 与 NVIDIA H100 单片 GPU 的对比：MI300X 的芯粒间访问带宽和延迟受 xGMI + I/O Die 拓扑约束，这是其可扩展性的代价

跨节点/跨封装的 xGMI

在多加速器场景中，AMD 使用 xGMI 协议的外部链路变体进行跨封装连接：

• MI250X：单个 OAM 封装内两颗 GCD 通过 xGMI 互连；对外提供 Infinity Fabric Link 连接其他 OAM
• MI300X：对外同样提供 Infinity Fabric Link 接口，用于节点内多卡互联
• 这些外部链路的带宽与 NVIDIA NVLink/NVSwitch 的对比是市场关注焦点（详见”技术路线对比”章节）

技术原理

物理层：高速 SerDes

xGMI 的物理层是定制化的 SerDes（Serializer/Deserializer） IP，与 PCIe PHY 属于同一技术族但独立设计：

发送端                                    接收端
┌────────────┐    差分高速串行链路     ┌────────────┐
│ 并行数据    │                        │ 串行信号    │
│ (来自 NoC)  │   ┌──────────────┐    │            │
│             │──►│  Serializer  │──► │ Deserializer│──► 并行数据
│  例: 256bit │   │  (串行化)     │    │ (解串)     │    (送入 NoC)
│  内部总线   │   └──────────────┘    │            │
└────────────┘      高速差分对         └──────────────┘
                  (lane 0+, lane 0-)
                  (lane 1+, lane 1-)
                  ...
                  (lane N+, lane N-)

• 每条 xGMI “链路”由 N 条差分 lane 组成（N 为链路宽度）
• 每条 lane 的单向速率随制程和 SerDes IP 代际提升
• 编码方式可能包括 NRZ 或 PAM（取决于代际）[具体编码方案未充分披露]

事务层：Infinity Fabric 协议

xGMI 之上的事务层遵循 Infinity Fabric 协议栈：

┌───────────────────────────────────┐
│         应用层 / 请求者            │
│   (CPU 核心、GPU CU、DMA 引擎)     │
├───────────────────────────────────┤
│       事务层 (Transaction Layer)   │
│  · 读/写请求与响应                 │
│  · 原子操作 (CAS, swap, etc.)     │
│  · 广播/snoop 请求                 │
│  · 流控 (credit-based)            │
├───────────────────────────────────┤
│       路由层 (Network Layer)       │
│  · 源路由 / 目的路由               │
│  · 拥塞管理                       │
├───────────────────────────────────┤
│       数据链路层                   │
│  · CRC 校验                       │
│  · ACK/NACK 重传                  │
├───────────────────────────────────┤
│       物理层 (xGMI SerDes)         │
│  · 高速差分信号                    │
│  · 时钟恢复 / 均衡                 │
└───────────────────────────────────┘

缓存一致性机制

xGMI 实现的硬件缓存一致性是其最核心的差异化能力：

1. Snoop 协议：当一个芯粒请求某缓存行时，xGMI 会向一致性域中的其他芯粒发送 snoop 请求，检查是否持有脏数据
2. 目录过滤（Directory Filter）：为减少 snoop 广播的开销，IOD 内维护一个目录（directory），记录各缓存行的共享状态，只向持有该行的芯粒发送 snoop
3. MOESI 状态机：缓存行状态在 Modified / Owned / Exclusive / Shared / Invalid 之间转换，支持跨芯粒的”脏数据转发”（不用先写回内存再读取）
4. 原子操作支持：xGMI 支持跨一致性域的原子读-修改-写操作，对多线程编程模型至关重要

与片上 NoC 的关系

┌──────────┐         xGMI 链路         ┌──────────┐
│  CCD #0  │  ◄══════════════════════► │   IOD    │
│          │     (SerDes + 一致性协议)  │          │
│ ┌──────┐ │                            │ ┌──────┐ │
│ │ L2   │ │                            │ │ 路由  │ │
│ │ Cache│ │                            │ │ Cross-│ │
│ └──┬───┘ │                            │ │ bar   │ │
│    │     │                            │ └──┬───┘ │
│ ┌──┴───┐ │                            │    │     │
│ │NoC   │ │   ← 片上网络（非 xGMI）    │ ┌──┴───┐ │
│ │Mesh  │ │                            │ │NoC   │ │
│ └──┬───┘ │                            │ └──┬───┘ │
│ ┌──┴───┐ │                            │ ┌──┴───┐ │
│ │Core 0│ │                            │ │Mem   │ │
│ │Core 1│ │                            │ │Ctrl  │ │
│ │ ...  │ │                            │ │PCIe  │ │
│ └──────┘ │                            │ │ ...  │ │
└──────────┘                            └──────────┘

• 片上 NoC 与 xGMI 之间有桥接逻辑，负责协议转换和时钟域跨越
• xGMI 链路的带宽和延迟直接决定了 CCD 访问内存的”第二跳”延迟

技术演进史

演进趋势

• 带宽：每代 xGMI 链路的每 lane 速率和总带宽持续提升
• 一致性域扩展：从单 socket 一致性 → 双 socket 一致性 → 单封装内 CPU+GPU 一致性 → 未来可能扩展到跨节点一致性
• 拓扑灵活性：从简单的点对点 → mesh → 可切换拓扑

技术路线对比

xGMI vs NVLink vs Intel Xe Link vs UALink

注意：上表中的具体带宽数字仅在有明确官方来源时标注；其他数据因本次检索失败而采用定性描述。

关键区别解读

1. xGMI 的最大特色是”CPU+GPU 一致性域”：NVLink 在 Grace-Blackwell 架构中也有类似能力，但 xGMI 在 MI300A 上已经落地量产
2. NVLink 的绝对带宽优势：NVIDIA 在单卡内部 GPU-to-GPU 带宽上仍然领先（NVLink 5 在 H100 SXM 内部提供极高带宽），但 AMD 通过更多的 HBM 容量和统一内存弥补
3. UALink 是 AMD 的战略杠杆：通过推动开放标准，AMD 试图打破 NVIDIA 的专有互联生态锁定

上下游

上游（xGMI 依赖的关键供应环节）

下游（使用 xGMI 的终端产品和场景）

关键指标

衡量 xGMI 性能的核心 KPI

各代 EPYC 的 xGMI 变化（定性）

由于本次检索失败，上表采用定性描述。精确的每 lane Gbps 和总 GB/s 数据请参考 AMD 官方 EPYC 技术白皮书或 ISSCC/Hot Chips 演讲。

供需与市场数据

xGMI 直接影响的市场

xGMI 不是独立商品，它是 AMD 产品的内部组件。其”市场价值”体现在使用 xGMI 的终端产品市场：

供需约束

• 封装产能：MI300 系列使用台积电先进封装（CoWoS 级别），xGMI 路由通过硅中介层实现。台积电先进封装产能是 MI300 出货量的主要瓶颈之一
• HBM 供应：HBM3 供应紧张（SK 海力士产能优先分配给大客户），间接影响 MI300 出货节奏
• 良率：复杂多芯粒封装的良率比单片芯片低，xGMI 链路的信号完整性需要严格的测试筛选

代表公司与资本映射

核心标的

间接受益

投资逻辑

看多 xGMI 生态的理由

1. AI 训练对互联带宽的需求是指数级的：单卡算力增长再快，如果芯粒间/卡间带宽不够，集群扩展效率就会暴跌。xGMI 是 AMD AI 加速器可扩展性的命脉，持续迭代意味着持续投入和价值增长。

2. 统一内存是差异化杀手锏：MI300A 的 CPU+GPU 统一一致性域在特定 HPC 和推理场景下编程模型更简单、数据搬移开销更小。这是 xGMI 独有的能力。

3. UALink 是打破 NVIDIA 垄断的杠杆：如果 UALink 成功标准化，AMD 的 xGMI 技术积累可以转化为标准制定的影响力，潜在打开第三方硬件接入的市场。

4. chiplet 架构是不可逆趋势：Intel（EMIB/UCIe）、苹果（UltraFusion）都在走类似路线。xGMI 是 AMD 在这条路上最成熟的实现。

风险与关注点

1. NVLink 的代际领先：NVIDIA 在互联带宽和生态成熟度上仍然领先，xGMI 需要持续快速迭代才能缩小差距。
2. ROCm 软件生态：再好的硬件互联也需要软件栈支持。ROCm 在 NCCL 等通信库上的成熟度和性能优化仍需追赶。
3. 封装产能瓶颈：xGMI 依赖先进封装，产能受限于台积电等供应商。
4. UALink 进展不确定性：开放标准从联盟成立到量产产品落地通常需要 2-3 年，存在中途停滞风险。

核心关注指标

• MI300X/MI350 的实际出货量和集群规模部署案例
• ROCm 通信库在大规模训练中的 all-reduce 性能基准
• UALink 标准的实际发布时间和首批产品
• AMD 下一代 xGMI 的带宽和延迟提升幅度

常见误读纠偏

❌ 误读 1：“xGMI 就是 Infinity Fabric”

纠偏：xGMI 是 Infinity Fabric 体系中的 片外物理层与协议层组件。Infinity Fabric 还包括片上 NoC（Network-on-Chip）、I/O Die 内部路由等。把 xGMI 等同于 Infinity Fabric 就像把”PCIe”等同于”整个处理器内部总线”——概念层级不同。

❌ 误读 2：“xGMI 和 NVLink 直接带宽对比可以判断优劣”

纠偏：两者的架构假设不同。NVLink 在 H100 中是 GPU-to-GPU 点对点高带宽链路；xGMI 在 MI300 中是多芯粒共享 I/O Die 的统一一致性网络。直接比较”单链路带宽”忽略了拓扑和一致性语义差异。更合理的比较维度应该是：等效节点内 all-reduce 吞吐或大模型训练的实际 scaling efficiency。

❌ 误读 3：“xGMI 只用于 GPU 互联”

纠偏：xGMI 最核心、最早的应用是 EPYC 服务器 CPU 内部 CCD ↔ IOD 连接。GPU 互联是后来的扩展应用。xGMI 也用于 EPYC 双路 CPU 的