芯片层 开放阅读

原子层刻蚀

Atomic Layer Etching, ALE

概念 ID
atomic-layer-etching-ale
更新时间
2026-05-29
来源数量
待补

原子层刻蚀(Atomic Layer Etching, ALE)

3 秒看懂

ALE = 半导体制造中的”原子级橡皮擦”。 每个工艺循环只精确移除一个原子层(或亚纳米级薄膜),通过自限制化学反应实现逐层可控去除——精度远超传统连续刻蚀,是先进制程芯片制造的必备工艺之一。

3 分钟产业解释

为什么 ALE 突然变得重要?

半导体制造工艺发展到先进节点(5nm、3nm 及以下),晶体管结构的特征尺寸已经进入个位数纳米量级。传统反应离子刻蚀(RIE/CCP/ICP)是一种”连续去除”过程——刻蚀剂持续轰击晶圆表面,速率由功率、气体流量、压力等参数宏观控制。当结构尺寸从几十纳米缩小到几纳米时,哪怕是 1-2nm 的刻蚀偏差,对器件性能的影响都可能是灾难性的。

ALE 的核心价值: 它将”连续刻蚀”拆解为”逐循环、自限制”的离散操作。每个循环只移除极少量材料(典型目标为单个原子层,约 0.1-0.5 nm/cycle,具体取决于材料体系),使得工艺工程师能够以前所未有的精度控制最终轮廓。

在 AI 芯片产业链中的位置

AI 芯片(GPU、AI 加速器、HBM 存储堆叠)依赖最先进制程节点,而这些节点的量产离不开 ALE 工艺。具体而言:

  • 逻辑芯片(如 AI 训练/推理 GPU):FinFET 的鳍片(fin)精修、栅极图案化中的关键尺寸(CD)微调、spacer etch 的精确控制均需 ALE 参与
  • 存储芯片(如 HBM 中的 DRAM):深沟槽/柱状电容的高深宽比刻蚀越来越依赖 ALE 的各向同性/各向异性精确控制
  • 先进封装:部分封装工艺中对薄膜的精密去除也开始引入 ALE

换句话说:没有 ALE,就没有先进制程;没有先进制程,就没有高性能 AI 芯片。

15 分钟专家深入

ALE 的工艺本质

ALE 的技术本质可以用一句话概括:将化学刻蚀反应拆解为两个(或多个)自限制子步骤,循环执行,实现原子层精度的材料去除。

一个标准 ALE 循环包含:

┌─────────────────────────────────────────────────────────┐
│                  一个 ALE 循环 (1 Cycle)                  │
│                                                          │
│  Step A: 表面改性 (Surface Modification)                  │
│  ──────────────────────────────────────                   │
│  • 通入反应气体(如 Cl₂、HF、BCl₃ 等)                     │
│  • 与表面最外层原子发生化学吸附/反应                         │
│  • 形成改性层(如氯化层),反应自限制于已改性表面               │
│  • 多余反应物被惰性气体吹扫清除(purge)                     │
│                                                          │
│  Step B: 改性层去除 (Removal / Activation)                │
│  ──────────────────────────────────────                   │
│  • 通过离子轰击(低能 Ar⁺ 等)或热激活方式                   │
│    选择性去除已改性的薄层                                    │
│  • 轰击能量精确控制在只够移除改性层                          │
│  • 残余产物和多余物种被清除(purge)                         │
│                                                          │
│  → 每循环去除量:约 0.1 - 0.5 nm(材料/工艺依赖)[行业共识]  │
│  → 循环次数决定总去除深度                                   │
└─────────────────────────────────────────────────────────┘

两种技术路线

ALE 从激活方式上分为两大技术路线:

维度等离子体辅助 ALE(Plasma ALE / PE-ALE)热 ALE(Thermal ALE)
去除步骤能量来源低能离子轰击(偏压控制离子能量)纯热能驱动化学反应
各向异性可实现各向异性(离子方向性决定)天然倾向各向同性
典型应用场景精密图形刻蚀(FinFET fin trim、spacer etch)、需要方向性的场景高深宽比结构的均匀覆盖去除、3D NAND/DRAM 中的 conformal etch
反应物举例Cl₂ 吸附 + Ar⁺ 轰击(Si-ALE 经典体系)HF + Sn(acac)₂ 氟化-配体交换路线(氧化物 Thermal ALE)
工艺复杂度等离子体源 + 精确偏压控制纯 CVD/ALD 类反应腔即可,无等离子体
商业成熟度较高,已量产用于先进逻辑节点相对较新,量产应用仍在拓展中

注: Plasma ALE 是当前先进逻辑制造中更为成熟和广泛使用的技术路线;Thermal ALE 因各向同性特征在 3D 存储和特殊材料去除中有独特价值,但整体商业化阶段相对较早。

与相关工艺的关系

                    增材方向 ◄─────────── 制造工艺光谱 ───────────► 减材方向
                         |                                          |
              ALD (原子层沉积)                              ALE (原子层刻蚀)
                         |                                          |
            · 自限制表面反应                               · 自限制表面反应
            · 逐层添加材料                                · 逐层去除材料
            · 一个循环 ≈ 一个原子层                         · 一个循环 ≈ 一个原子层
            · 精度: 亚纳米                                · 精度: 亚纳米
                         |                                          |
                         └──────────── 互为"镜像工艺" ─────────────┘

        传统刻蚀 (RIE/ICP/CCP)
            · 连续过程,非自限制
            · 速率由等离子体功率/气体流量/时间宏观调控
            · 典型精度: 数纳米
            · 产量高,但控制精度有限

ALE 与 ALD 的对称性: 两者共享自限制表面反应的核心化学原理——ALD 是逐层沉积(增材),ALE 是逐层去除(减材)。事实上,部分 ALE 工艺的化学机理直接借鉴了 ALD 领域对表面化学的深入理解。


技术原理(机制深度解析)

自限制反应的热力学与动力学基础

ALE 的灵魂是”自限制”(self-limiting)。理解这个概念需要回到表面化学基本原理:

Step A(表面改性)的自限制机制:

反应气体分子 A
    ↓ 吸附
晶圆表面 ──── M─M─M─M─M── (M = 目标材料原子)
    ↓
A 与最外层 M 反应:M(s) + A(g) → M─A(s)
    ↓
已改性的 M─A 层阻断了 A 向更深层扩散
    → 反应在表面饱和后自然停止
    → "自限制"的本质:反应产物钝化了进一步反应

    类比:铝在空气中自然氧化 → 氧化铝层阻止进一步氧化
    (自限制氧化的经典例子)

Step B(去除步骤)的自限制机制(以 Plasma ALE 为例):

低能离子 Eᵢ 轰击已改性表面
    ↓
当 Eᵢ 选择在以下能量范围时:
    E_bond(M-A) < Eᵢ < E_bond(M-M 或 M-基底)

    → 离子能量足以打断 M─A 键(移除改性层)
    → 但不足以打断 M─M 键或 M 与基底的键合
    → 去除在改性层耗尽后自然停止
    → 再次"自限制"

关键参数:离子能量窗口(Ion Energy Window)

                    去除速率
                    (Å/cycle)
                        │
                   可接受  │            ╱──── 过度刻蚀
                   范围   │        ╱        (损伤基底)
                    ▲    │    ╱
                    │    │╱   ← "理想 ALE 窗口"
                    │  ╱ │
                ────╱────│──────────── 离子能量 Eᵢ (eV)
                   ↑     │       ↑
              阈值能量   自限制   损伤阈值
              E_threshold  窗口上限

这个”ALE 窗口”(ALE window)是工艺开发的核心:离子能量必须足够高以移除改性层,但又必须足够低以避免损伤未改性的下层材料。窗口越宽,工艺越鲁棒。

ALE 窗口的具体宽度取决于材料体系和化学方案,不同工艺差异显著——需参考具体工艺的实验数据,此处不做泛化数字。

Plasma ALE 经典案例:硅的氯基 ALE

这是 ALE 文献中最经典、被研究最充分的体系:

=== Si ALE: Cl₂ 吸附 + Ar⁺ 轰击 ===

Step A: 氯化(Chlorination)
  Si(s) + Cl₂(g) → Si─Cl(s)
  · Cl₂ 分子在 Si 表面化学吸附
  · 形成约 1 个单层的 Si─Cl 键
  · 饱和后,多余的 Cl₂ 不再反应 → 自限制
  · Purge: 惰性气体吹扫残余 Cl₂

Step B: 离子辅助去除(Ion-assisted removal)
  Ar⁺ → Si─Cl(s) → SiClₓ(g)↑ (挥发性产物脱附)
  · 低能 Ar⁺(约数十 eV 量级)轰击
  · 仅打断 Si─Cl 键,形成挥发性 SiClₓ 去除
  · 改性层耗尽后,去除自然停止 → 自限制
  · Purge: 清除挥发性产物

  → 每循环去除 ≈ 1 原子层 Si(~0.1-0.2 nm/cycle 量级)
  → 循环 N 次 → 去除 N 个原子层

Thermal ALE 机制举例

热 ALE 无需等离子体,去除步骤也依赖纯化学反应。一个被广泛研究的路线是氟化-配体交换机制(针对金属氧化物):

=== 金属氧化物 Thermal ALE 示意 ===

Step A: 氟化(Fluorination)
  M─O(s) + HF(g) → M─F(s) + H₂O(g) [示意]
  · HF 将表面氧化物转化为氟化物
  · 自限制于最外层

Step B: 配体交换去除
  M─F(s) + 有机配体(g) → M─配体(g)↑ [挥发性产物]
  · 如使用 Sn(acac)₂ 等有机金属化合物
  · 与表面氟化物反应,形成挥发性配合物
  · 仅作用于已氟化层 → 自限制

  → 各向同性(无离子轰击方向性)
  → 适合 3D 结构的 conformal 材料去除

技术演进史

时期关键里程碑备注
1980sALE 概念萌芽,早期学术研究与 ALD 概念几乎同期出现,但商业进展远慢于 ALD
1990s-2000sALE 长期处于实验室阶段制造精度需求尚未达到 ALE 必须介入的程度;RIE 足以满足
~2010-201514nm/16nm FinFET 量产,ALE 研发重新加速FinFET 鳍片精修(fin trim)对亚纳米刻蚀精度的需求推动 ALE 走出实验室
~2015-2018设备厂商推出商用 ALE 模块Lam Research、Applied Materials、Tokyo Electron 等先后推出量产级 ALE 设备
2018-20227nm / 5nm / 3nm 节点量产,ALE 进入大批量制造(HVM)ALE 从”可选”变为先进制程的”必备”工艺步骤;步骤数持续增加
2023-至今Gate-All-Around(GAA)/ nanosheet 架构推进,ALE 需求进一步提升nanosheet 释放(release etch)等新步骤对各向同性精密刻蚀提出新要求;ALE 步骤数在先进节点中显著增加 [行业共识]

关键趋势: 每一代先进节点中,ALE 的工艺步骤数在增加。[行业共识] 这是因为随着器件结构 3D 化和尺寸微缩,越来越多的刻蚀步骤需要从传统 RIE 升级到 ALE 以获得足够精度。


技术路线对比

维度传统连续刻蚀(RIE/ICP/CCP)Plasma ALEThermal ALE
工艺模式连续离散循环离散循环
自限制
典型精度数纳米亚纳米(~0.1-0.5 nm/cycle)亚纳米(~0.1-0.5 nm/cycle)
方向性可各向异性各向异性(离子主导)天然各向同性
选择比中等-高高(ALE 窗口内)
表面损伤较高(离子轰击能量高)低(精确低能离子)极低(无等离子体)
吞吐量较低(多循环 × 每循环时间)较低
设备复杂度中等高(精确脉冲控制 + 低能离子源)中-高(精确温控 + 气路时序)
成本基线较高(设备 + 吞吐量损失)较高
工艺成熟度成熟(数十年量产)成熟(先进节点量产)发展中
主要适用场景大部分常规刻蚀步骤精密图形刻蚀、FinFET、先进逻辑3D 结构 conformal etch、特殊材料去除

注: 上表为定性对比。具体工艺性能因材料体系、设备平台、工艺配方不同而差异显著。


上下游

上游(ALE 的关键投入)

┌───────────────────────────────────────────────────────────────┐
│                        ALE 设备上游                             │
│                                                                │
│  设备硬件层:                                                    │
│  ├─ 等离子体源(ICP/CCP/远程等 Plasma ALE 需要)                  │
│  ├─ 射频电源系统(偏压控制离子能量,精度要求极高)                  │
│  ├─ 精密气体输送系统(毫秒级快速切换阀门)                        │
│  ├─ 真空系统(快速抽气实现有效 purge)                            │
│  ├─ 温控系统(尤其 Thermal ALE 对温度均匀性要求苛刻)             │
│  └─ 腔体材料(耐腐蚀、高纯度)                                   │
│                                                                │
│  工艺气体/前驱体层:                                              │
│  ├─ 刻蚀气体:Cl₂, HBr, HF, BCl₃, SF₆ 等                       │
│  ├─ 惰性气体:Ar, N₂(purge / 离子源)                          │
│  ├─ Thermal ALE 配体:有机金属化合物等                            │
│  └─ 特种气体纯度要求极高(ppb 级杂质控制)                        │
│                                                                │
│  关键零组件:                                                     │
│  ├─ 陶瓷静电卡盘(ESC)                                          │
│  ├─ 精密质量流量控制器(MFC)                                     │
│  ├─ 高速脉冲阀(pulse valve)                                    │
│  └─ 腔内传感器(OES、残余气体分析等在线监控)                     │
└───────────────────────────────────────────────────────────────┘

下游(ALE 的应用终端)

  • 先进逻辑代工:FinFET/GAA 晶体管制造中的鳍片精修、spacer etch、栅极开口、nanosheet release 等
  • DRAM 制造:高深宽比接触孔刻蚀、电容结构精密加工
  • 3D NAND:高深宽比沟道孔刻蚀中的精密修整
  • 先进封装:RDL(再布线层)精密刻蚀等(应用正在拓展中)
  • 化合物半导体:GaN、SiC 等功率/射频器件的精密刻蚀

关键指标

指标含义关键度
Etch per Cycle (EPC)每循环去除厚度(nm 或 Å/cycle)★★★★★ 核心指标。取决于材料和化学方案
Etch Rate (ER)单位时间去除量(含 purge 时间)★★★★ 决定吞吐量
Selectivity目标材料 vs. 掩模/衬底的去除速率比★★★★★ 必须足够高以保护非目标层
Uniformity晶圆内 EPC 均匀性(%)★★★★ 先进节点对均匀性要求极严
Surface Roughness刻蚀后表面粗糙度(RMS)★★★ 表面质量直接影响器件性能
Damage离子轰击引起的晶格损伤/非晶化程度★★★ Plasma ALE 必须控制在极低水平
ALE Window 宽度离子能量可操作范围★★★★★ 窗口越宽,工艺越鲁棒
Throughput晶圆产出量(wafers/hour)★★★ 商业可行性的关键
Step Coverage / Conformality3D 结构内的去除均匀性★★★★ 对 3D NAND/DRAM 尤为重要

供需与市场数据

市场规模

重要说明: 以下数据引用自公开行业分析报告,具体数字因口径不同可能有差异。ALE 设备市场通常被统计在”刻蚀设备”大类中,单独拆分的公开数据较少。

  • 刻蚀设备整体市场: 根据 [VLSI Research / Gartner 等行业报告] 的公开数据,全球刻蚀设备市场年规模在百亿美元级别,是半导体前道设备三大核心品类之一(与光刻、薄膜沉积并列)
  • ALE 占比: ALE 作为刻蚀设备的子类,其具体市场份额在公开报告中较少被独立拆分 [未充分披露]。但从行业趋势看,随着先进节点中 ALE 步骤数增加,ALE 在刻蚀设备中的收入占比持续提升 [行业共识]
  • 增长驱动: GAA/nanosheet 架构转换、DRAM 微缩、3D NAND 层数增加均推动 ALE 需求增长

供需格局

  • 需求侧: 先进逻辑代工厂(TSMC、Samsung、Intel)和先进存储厂商(Samsung、SK Hynix、Micron)是主要客户
  • 供给侧: 高度集中,少数设备厂商主导(见下节)
  • 产能瓶颈: ALE 设备的精密气体脉冲控制系统和低能离子源等关键模块是产能和性能的制约因素

代表公司与资本映射

设备厂商(第一梯队)

公司角色备注
Lam Research (LRCX)Plasma ALE 领域的主要参与者之一Lam 在 ALE 技术研发上投入较早,其 Kiyo/Flex 等平台支持 ALE 工艺模式。ALE 是 Lam 在先进刻蚀市场差异化竞争的重要技术方向 [公司公开资料]
Applied Materials (AMAT)刻蚀设备全品类覆盖,含 ALECentris 等平台具备 ALE 能力。全球刻蚀设备市场份额领先 [行业报告]
Tokyo Electron (TEL)日系刻蚀设备龙头,ALE 能力持续强化Tactras 等平台 [公司公开资料]

关键零组件/材料供应商

  • 特种气体: 默克 (Merck)、关东电化、SK Materials 等供应高纯度刻蚀/前驱体气体
  • 精密阀门/流控: Horiba、Brooks Instrument 等
  • 射频电源: Advanced Energy (AEIS)、MKS Instruments 等
  • 陶瓷卡盘/腔体部件: 京瓷 (Kyocera) 等

资本映射逻辑

ALE 步骤数随先进节点增加
        ↓
刻蚀设备 ASP 和 TAM 提升
        ↓
设备厂商:LRCX、AMAT、TEL(最直接受益)
        ↓
关键零部件需求同步增长
        ↓
零部件供应商:AEIS、MKS 等(间接受益)
        ↓
特种气体需求增长
        ↓
气体供应商:Merck、SK Materials 等(间接受益)

投资逻辑

核心逻辑

  1. 先进节点 ALE 步骤数持续增加是确定性趋势。 从 FinFET 到 GAA/nanosheet,从 5nm 到 2nm,每个新节点引入更多需要精密刻蚀的结构步骤,ALE 工艺占比上升 [行业共识]。
  2. ALE 设备 ASP 高于传统刻蚀设备。 更精密的气体控制、更低能量离子源、更复杂的在线监控系统推高了单台设备价值量。
  3. 竞争格局高度集中。 刻蚀设备市场本身已是寡头格局(AMAT + LRCX + TEL 占绝大部分份额),ALE 作为更高技术壁垒的子类,护城河更深。
  4. 与 AI 芯片需求链共振。 AI 训练/推理芯片 → 先进制程需求 → 先进制程设备需求 → ALE 设备需求。这是”AI 军备竞赛”向下传导至设备层的路径之一。

风险点

  • 周期性: 半导体设备行业高度周期性,资本开支波动大
  • 客户集中度: 设备商高度依赖少数先进代工厂/存储厂的采购决策
  • 地缘政治: 设备出口管制可能影响特定市场的可服务范围
  • 技术替代风险: 新型干法/湿法混合工艺或其他新型精密刻蚀技术的潜在竞争

常见误读纠偏

❌ 误读一:“ALE 就是低功率版的 RIE”

纠偏: 这是最常见的误解。ALE 和 RIE 的根本区别不在于功率高低,而在于工艺模式。RIE 是连续过程(气体持续通入、等离子体持续运行);ALE 是离散循环过程(交替的改性-吹扫-去除-吹扫序列),核心特征是自限制反应。即使把 RIE 的功率调到极低,它仍然是连续刻蚀,不会变成 ALE。ALE 的精度优势来自”自限制”——每次循环的去除量由表面化学饱和决定,而非由时间或功率决定。

❌ 误读二:“ALE 一定比 RIE 好,会全面替代 RIE”

纠偏: 不会。ALE 的代价是吞吐量显著低于 RIE(每个循环包含多个子步骤和等待时间),且设备复杂度和成本更高。在不需要亚纳米精度的刻蚀步骤中(大量常规图形转移步骤),传统 RIE 仍然是最佳选择。ALE 是对 RIE 的精确补充,而非替代。 先进节点中两者共存,各司其职。

❌ 误读三:“ALE 只用于先进逻辑,与存储无关”

纠偏: ALE 在存储制造中同样重要。DRAM 的高深宽比电容结构、3D NAND 的深沟道孔修整等步骤,对刻蚀精度和各向同性/各向异性的可控性要求也在持续提升。Thermal ALE 的各向同性特征尤其适合 3D 结构中的 conformal 材料去除。随着存储技术微缩和 3D 化并行推进,存储领域对 ALE 的需求也在增长。

❌ 误读四:“ALE 每次循环一定精确去除一个完整的原子层”

纠偏: 这是理想化描述。实际 ALE 的 EPC(Etch per Cycle)取决于材料体系、化学方案、工艺参数,不一定等于一个原子层厚度。某些材料体系中 EPC 可能大于或小于一个原子层(例如表面改性可能穿透一个以上原子层,或仅部分改性最外层)。关键不在于”是否恰好一个原子层”,而在于每循环的去除量是否精确、可重复、且由自限制机制保证


学习路径

入门(建立直觉)

  1. 先理解 ALD(原子层沉积)的基本原理——自限制表面反应的直觉迁移至 ALE
  2. 阅读 Lam Research、Applied Materials 等设备商的技术博客/白皮书(搜索 “Atomic Layer Etching” on vendor websites)
  3. 观看 YouTube 上的 ALE 工艺动画演示

进阶(理解机制)

  1. 阅读综述论文:
    • Kanarik et al., “Overview of atomic layer etching in the semiconductor industry”, Journal of Vacuum Science & Technology A (该领域高引综述)
    • Faraz et al., “Atomic Layer Etching: What Can We Learn from Atomic Layer Deposition?”, ECS Journal of Solid State Science and Technology
  2. 学习表面化学基础:Langmuir 吸附模型、反应动力学

深入(工程与设备视角)

  1. 研读设备厂商的 ALE 工艺应用笔记(application notes)
  2. 了解 ALE 在具体器件结构中的应用(如 FinFET fin trim 工艺窗口优化)
  3. 关注 AVS (American Vacuum Society)、ALD/ALE Conference 等学术会议论文

持续跟踪

  1. 关注刻蚀设备厂商季度财报中关于 ALE 业务的管理层评论
  2. 跟踪先进制程节点技术论文(IEDM、VLSI Symposium)中对 ALE 工艺的最新应用

一句话总结

ALE 是半导体制造从”粗放去除”走向”原子级精确减材”的关键使能技术——它不取代传统刻蚀,而是在最精密的刻蚀步骤上提供自限制、亚纳米精度的逐层去除能力,是先进制程(尤其是 AI 芯片所依赖的最前沿工艺节点)不可或缺的工艺基石。


延伸阅读与来源

  • 学术综述: Kanarik, K.J., et al., “Overview of atomic layer etching in the semiconductor industry”, J. Vac. Sci. Technol. A (2015). 该文是 ALE 领域被引用最多的综述之一
  • 设备商技术资料: Lam Research ALE Technology 页面; Applied Materials 公开技术文档
  • 行业报告: VLSI Research (现 TechInsights)、Gartner 关于半导体前道设备市场的年度报告(刻蚀设备分类中涵盖 ALE)
  • 学术会议: International Conference on Atomic Layer Etching (ALE Conference), 由 AVS 主办
  • 器件集成视角: IEDM (International Electron Devices Meeting) 和 VLSI Symposium 年度论文中关于先进节点工艺集成的技术报告

免责声明: 本文中市场数据、设备规格等信息部分来自公开行业报告和厂商公开资料,部分为行业共识性定性判断。具体数字因统计口径、时间窗口不同可能存在差异。本文不构成投资建议。

source: 公开披露与公开资料整理 本页仅用于产业链学习、信息检索和研究辅助;不构成投资建议,不预测涨跌,不提供买卖、仓位或目标价建议。
完整概念页 复盘 13 节结构 公司投研页 沿产业链找到受益公司 投资课 把概念转成可跟踪模型