CPO（共封装光学）完整版

3 秒看懂

CPO（Co‑Packaged Optics，共封装光学）是把光收发引擎与交换机或 GPU 等大型计算芯片，通过先进封装技术直接集成在同一基板上的光学互连方案。它的核心改变在于让电信号不再“跑长路”——传统方案中电信号需经过数厘米乃至十几厘米的 PCB 铜线才能到达可插拔光模块完成光电转换，而 CPO 将这个距离压缩到毫米级别。结果是带宽密度提升约一个数量级、每比特能耗降低 40% 以上、端到端延迟显著缩短。简言之，CPO 是为解决 AI 算力集群中“带宽饥渴”与“功耗失控”这对矛盾而生的下一代光学集成技术。

3 分钟产业解释

在现行数据中心网络架构中，交换机前面板密集插满可插拔光模块（Pluggable Optics），交换机主芯片 ASIC 首先在内部完成数据交换处理，然后驱动电信号穿过约 5-10 cm 的 PCB 走线到达光模块，再由模块内部的激光驱动器和调制器转换为光信号输出。当单端口速率从 400 Gbps 向 800 Gbps、1.6 Tbps 升级时，这条“最后一段”铜线通道上的信号衰减急剧恶化——112 Gbps 甚至 224 Gbps 的 PAM‑4 电信号经过长距离传输后，接收端需要消耗大量 DSP（数字信号处理器）算力进行信道均衡和前向纠错，导致模块功耗在 800 Gbps 时代已逼近 14 W 乃至更高，一台满载 32 端口 800G 的交换机的面板光模块总功耗可超 450 W，仅此一项就使整机功耗与散热设计走入困境。

CPO 给出的解法是颠覆性的：它不改良“长走线”，而是消灭长走线。它将“光引擎”——包含硅光子集成电路 PIC 和电子集成电路 EIC——通过 2.5 D 中介层或 3D 堆叠的方式，直接与交换 ASIC 同封在一个基板上。电信号从 ASIC 输出后，只需穿过数毫米至数厘米的微凸块和中介层走线即可到达调制器，通道损耗从传统方案的 >15 dB 骤降至 <3 dB，原先必需的强力 DSP 可被极简均衡电路甚至无 DSP 直驱替代。由此产生的产业级影响至少体现在三个层面：

其一，交换机带宽密度跃升。 传统面板式部署受限于物理空间和散热能力，单槽位带宽瓶颈日益突出。CPO 将光学引擎嵌入机内，释放面板空间，使一台 1U 交换机能承载的带宽从 25.6 Tbps 快速迈入 51.2 Tbps，并为 102.4 Tbps 铺路。

其二，每比特能耗结构性质变。 当电通道损耗被最小化后，调制器驱动电流、DSP 运算量和激光器输出功率均可优化，行业目标将能效从当前可插拔方案的 >30 pJ/bit 推进至 15 pJ/bit 甚至 <10 pJ/bit 区间。对部署数万乃至十万 GPU 的 AI 训练集群而言，这一差值折合到全网光电互连总功耗，可产生数十兆瓦级别的节电空间。

其三，运维与产业分工重构。 可插拔光模块时代的分工清晰：光模块厂商生产标准模块，交换机厂商做系统集成，云厂商采购后可在现场灵活更换。CPO 将光引擎与 ASIC “焊死”，模块不可现场更换，整个供应链的权力重心从可插拔模块厂向芯片与封装整合方案商转移，故障处理的粒度和备件策略也将根本改变。

然而，从美好蓝图到大规模量产之间尚存诸多硬骨头。光纤阵列与硅光波导的纳米级对准需要亚微米精度，封装内部因激光器与调制器高密度集成可能产生超过 500 W/cm² 的局部热密度，晶圆级光测试与良率提升所需的资本设备投入以数十亿美元计。业界普遍预判，CPO 将率先在超大规模云厂商的 AI 训练交换机 Spine 层和 GPU‑to‑GPU 光学 I/O 等极端高带宽场景实现早期部署，但全面渗透至 Leaf 层及通用企业网络仍需较长时间窗，2030 年之后才可能看到真正的份额跃升。

技术原理

CPO 与传统可插拔方案的根本区别在于电光转换的地理位置。传统链路模型中，电信号需经过 PCB 长走线、连接器、模块内部铜线等多段阻抗不连续路径，每个环节都引入插损、反射和串扰。CPO 则将整个电光转换过程集成在封装内，从 ASIC 到调制器只经历中介层上的超短距离互连。

典型信号链路对比如下：

传统可插拔方案： ASIC → 封装基板走线 → PCB 长走线（100-300 mm）→ 光模块金手指连接器 → 模块内部 DSP → 驱动器 → 激光器/调制器 → 光纤

CPO 方案： ASIC → 硅中介层微凸块互连（2-50 mm）→ EIC（可能集成轻量均衡）→ PIC 调制器/光电探测器 → 光纤

链路缩短带来的物理收益是多维度的。在通道损耗方面，传统方案的 PCB 走线 + 连接器总损耗在 112 Gbps PAM‑4 速率下通常超过 15 dB，必须依赖强力 ADC/DSP 进行信道估计和补偿；CPO 的封装内走线损耗控制在 3 dB 以内，信号眼图天然开阔，误码率基准条件极大改善。在功耗方面，DSP 功耗可占传统光模块总功耗的 40%-50%，CPO 条件下 DSP 被大量精简甚至取消，据行业综合报告，单位比特能耗可从 >30 pJ/bit 降至 10‑15 pJ/bit 水平。在延迟方面，DSP 内部的 FEC 编解码、均衡滤波等处理引入数十至上百纳秒的延迟，CPO 保留轻量 FEC 条件下仍可将端到端延迟压缩至 100‑150 ns 量级。

典型 2.5 D CPO 封装结构的 ASCII 示意如下：

       ┌────────────────────────────────┐
       │       微通道液冷冷板            │
       └────────────────────────────────┘
 ┌───────────────────────────────────────────┐
 │  光纤阵列 → PIC (调制器/探测器/波分复用器) │
 │                 ↑微凸块↓                  │
 │           EIC (激光驱动/TIA)              │
 │                 ↑微凸块↓                  │
 │         硅中介层 (Silicon Interposer)      │
 │      ┌─────────┤ 微凸块 ├─────────┐      │
 │  ASIC (交换/GPU)                HBM/其他   │
 └───────────────────────────────────────────┘
               │ 有机封装基板 │
               └──────────────┘

注：外置激光器光源（ELS）通过保偏光纤引入光引擎，在此示意中省略。

在光学引擎内部，核心技术路径基于硅光子平台。硅的透明窗口覆盖 1.2‑1.6 μm 通信波段，与 CMOS 工艺兼容，可在同一芯片上集成调制器、光电探测器、波分复用器/解复用器、分光器等被动器件。两项关键器件尤为值得关注：

微环调制器（MRM）： 利用封闭环形波导的谐振效应工作，当谐振条件因电信号改变折射率而偏移时，通过环形波导耦合至直波导的光强随之变化，完成强度调制。MRM 的物理尺寸仅数微米，且天然具备波长选择特性，是密集波分复用（DWDM）CPO 方案的核心构建块。其挑战在于谐振峰对温度极度敏感——硅的热光系数约为 1.8×10⁻⁴/K，几摄氏度的温度漂移即可造成谐振峰的显著偏移，因此必须配合高精度片上热调谐与系统级微通道冷却。

马赫‑曾德尔调制器（MZM）： 基于双臂干涉原理，通过电光效应改变两臂相位差来控制输出光强。MZM 尺寸远大于 MRM（百微米至毫米级），但温度稳定性优于 MRM，工艺容差更宽松，目前在非 DWDM 场景的 CPO 方案中仍有应用。

光源方面，CPO 普遍采用外置激光器（External Laser Source, ELS）策略。若将大功率激光器直接封装在 ASIC 近旁，其发热量（一个 8 通道 DWDM 光源可达数瓦热耗）将严重恶化封装内热环境；外置激光器通过保偏光纤将连续光送入光引擎，把热源从封装中剥离，同时保留了光源维护和更换的灵活性——ELS 本身可设计为可插拔模块。

关键参数

评估 CPO 方案成熟度与竞争力的核心技术参数包括：

能效（pJ/bit）： 定义为光链路总功耗除以有效吞吐带宽，是衡量 CPO 能否在经济性上替代铜缆互连和传统光模块的根本指标。当前可插拔 800 Gbps 光模块（含 DSP）的典型能效位于 30‑35 pJ/bit 区间。CPO 行业目标第一阶段为 15 pJ/bit 左右，远期向 <10 pJ/bit 推进。据行业综合报告数据，Broadcom 已演示的 25.6 T CPO 交换机方案中，光引擎部分能效约 10‑12 pJ/bit。

带宽密度（Gbps/mm）： 指单位面板周长或封装边缘长度所能承载的总出口带宽。在 51.2 Tbps 交换机设计中，若沿用可插拔模块面板布局，物理周长已逼近极限；CPO 通过将光接口从前面板密集引出，可将带宽密度从可插拔方案的约 10‑30 Gbps/mm 提升至 50‑200 Gbps/mm，有效解决面板空间约束。

误码率与链路预算： 可插拔模块因内置强大 DSP，可在较低信噪比条件下维持 1E‑15 以下的系统误码率。CPO 去除或大幅精简 DSP 后，整个链路的噪声预算必须通过更纯净的光学眼图来保证，这要求调制器消光比、接收机灵敏度、通道串扰和插入损耗等指标全面提升，任何环节的边际恶化都可能击穿轻量 FEC 的纠错容量。

热阻（℃·cm²/W 或 K/W）： 封装内从发热结到冷却界面的热阻直接决定器件工作温度和温度梯度。对于热敏感度极高的微环调制器阵列，需将各通道谐振峰差异控制在皮米级别，这意味着封装内各点的温度均匀性要求远高于传统 IC 封装。行业当前探索的微通道液冷和相变冷却方案，目标将封装热阻降至 0.1 K/W 以下。

良率与可靠性： 因光引擎与 ASIC 共封装且不可现场更换，光引擎的工作寿命需与 ASIC 匹配（典型数据中心设备寿命 5‑7 年，电信级 >10 年）。PIC 晶圆的已知良好芯片（Known Good Die, KGD）产率以及封装后模块的早期失效筛选成为量产经济性的先决条件。公开资料所见，大规模量产级别的 PIC 良率仍处于爬坡中，是制约成本的最核心变量之一。

技术路线

CPO 内部存在多重技术分支，不同路线在集成度、热管理、工艺复杂度和适用场景上形成梯度分布，目前尚未完全收敛。

集成维度：2.5 D vs 3D 堆叠 2.5 D 方案将 PIC 和 EIC 并列置于硅中介层之上，ASIC 亦通过微凸块与中介层互连。优势在于各芯片热场相对独立，可分别设计散热路径；劣势是封装 XY 面积较大，且芯片间互连需跨越中介层，引线长度仍达数毫米。3D 堆叠方案将 PIC 直接以铜柱键合或混合键合方式堆叠于 EIC 或 ASIC 上方，XY 面积显著缩小，垂直电通路压缩至微米级，带宽密度更高。但其代价是叠层间热交叉耦合严重——PIC 的热量经底部芯片传导受限，可能出现局部热点；此外 3D 堆叠的供电网络和信号完整性设计复杂度剧增。目前业界主流判断，第一代量产 CPO 将以 2.5 D 并排集成起步，3D 被视为 2028‑2030 年后的下一代方案。

调制器类型：MZM vs MRM MZM 的工艺成熟度更高，温度鲁棒性好，但尺寸大、功耗高，在 4‑8 通道的 CWDM（粗波分复用）场景中仍具竞争力。MRM 因为尺寸极小且天然支持波分复用，被视为 DWDM 高通道数 CPO 的核心路径。多数头部厂商采取双轨策略：以 MRM 主攻未来高密度 DWDM 交换机方案，同时以 MZM 作为当前工程验证与风险对冲平台。

光源方案：ELS 外置 vs 片上集成 ELS 外置将连续光激光器模块化置于交换机内部或面板处，通过保偏光纤将光送入光引擎，便于散热和维护，是一致性最高的近期方案。片上集成激光器（如 InP 直接键合或量子点激光器）理论上可进一步缩小系统体积、减少光耦合损耗，但当前在高温环境下的可靠性、功率效率和成本三者之间仍难平衡，公开资料未见成熟量产方案。

调制格式：PAM‑4 vs 相干 当前 CPO 演示的主流调制格式仍是基于强度调制/直接检测（IM‑DD）的 PAM‑4，单波长速率在 100‑200 Gbps 范围。但随着单波长速率向 200 Gbps 以上扩展，PAM‑4 的信噪比需求急剧提高，相干调制（如 QAM‑16）开始进入讨论视野。arXiv:2506.12160 提出的 C²PO 方案即探索在 CPO 环境中使用偏移 QAM‑16 的相干调制以突破 PAM‑4 的线性度瓶颈，但相干方案所需的窄线宽激光器和本振光路将显著增加光引擎复杂度，短期内仍处在学术与工业研究交界。

上游

CPO 产业链上游涵盖光学、电子、封装材料与精密设备四大领域，每一环节的供给成熟度共同决定 CPO 量产进程。

光芯片与材料： 硅光晶圆（PIC）是核心。不同于传统 InP 分立光芯片，硅光 PIC 在 200 mm 或 300 mm CMOS 兼容生产线上制造，集成调制器、锗光电探测器、波分复用器及边缘耦合器/光栅耦合器。PIC 的设计工具和 PDK（Process Design Kit）主要来自 Tower Semiconductor、GlobalFoundries 等特色工艺厂，部分头部企业自建硅光产线。外置激光器（ELS）则以 InP 材料体系为主，供应商包括 Lumentum、Coherent 等传统光通信激光器企业，量子点激光器（QD Laser）路线亦有研发投入但未见规模供货。

电芯片（EIC）： 包括激光驱动器、跨阻放大器 TIA 以及可选的超短距 SerDes（XSR SerDes）。驱动器和 TIA 需为硅光调制器和探测器做针对性阻抗匹配与带宽优化。当前能提供全套 EIC 方案的企业以 Marvell、Broadcom、Synopsys 等芯片设计商为主，部分头部交换机 ASIC 厂商将 EIC 作为自研 IP 集成。

封装基板与中介层： 硅中介层是 2.5 D 集成的关键物料，需在硅晶圆上制作高密度 TSV（硅通孔）和多层再分布层，供应商以台积电 CoWoS 体系、三星 I‑Cube 以及部分 OSAT 厂商为主。有机封装基板（载板）层面，因 CPO 需要同时承载 ASIC、中介层模块和光纤阵列，基板的面积、层数和机械平整度要求均高于常规交换芯片封装，ABF 载板头部厂商如欣兴电子、Ibiden 等已着手开发针对 CPO 的高端载板方案。

精密组装与测试设备： 光纤阵列与 PIC 波导的对准要求亚微米级精度（典型误差 <0.5 μm），依赖主动对准系统或被动自对准结构。六维主动对准平台、UV 固化点胶系统和在线耦光功率监测设备是产线资本支出的核心构成。晶圆级光测试（Wafer‑Level Optical Test）的缺失是当前公认的瓶颈之一——传统光模块可在模块级进行全参数测试，不良品直接筛除；CPO 光引擎封装后难以返修，PIC 必须在晶圆级完成充分光学筛选，这需要大规模投资专用自动光探针台和高速光测试仪表，当前相关设备方案以 Keysight、FormFactor 等企业为主。

热管理组件： 微通道液冷板、高导热热界面材料以及相变冷却模块的供应商与数据中心液冷生态高度重叠。CPO 的特殊性在于需要在封装级别实现高效热抽取，液冷微通道往往需要与封装基板或中介层一体化设计，部分方案采用直接芯片微射流冷却，均为定制化程度极高的组件。

下游

CPO 的下游是一个高度集中且垂直整合趋势明显的市场，当前的核心需求拉力几乎全部来自超大规模云服务商和 AI 算力基础设施。

网络系统层： 搭载 CPO 的交换机是当下最接近量产的品类。一台 51.2 Tbps CPO 交换机在保持 1U 标准机箱的前提下，可提供数量可观的高速端口（如 64×800G 或 32×1.6T），同时整机功耗较同带宽可插拔方案有显著节省。Broadcom 已于 2022‑2023 年展示基于自研 ASIC 的 25.6 T CPO 交换机样机并向部分云厂商交付试商用设备；到 2025 年前后，面向 51.2 T 能力的新一代 CPO 交换机进入超大规模数据中心试验部署阶段，公开可见的部署方包括 Meta、Microsoft 等 OCP 生态成员。

计算光学 I/O 层： GPU‑to‑GPU 光学互联是 CPO 另一增量场景。当 GPU 集群从千卡级向万卡甚至十万卡级别扩张时，传统 NVLink 铜缆和 InfiniBand 交换机多层胖树拓扑的成本与功耗占比激增。CPO 使 GPU 直接输出光信号成为技术可能，有望实现更大规模、更扁平的高带宽互联。NVIDIA 自 2024‑2025 年起已向供应链传递明确信号，要求在 GPU 互联层面推进 CPO 及相干光方案就绪，但公开信息显示截至 2026 年初相关产品仍处于研发和工程验证阶段，尚未进入公开发布与规模出货。

最终应用场景： 主要集中在三大领域——大型云厂商的数据中心 Spine‑Leaf 网络架构中的 Spine 层交换机、AI 训练集群中 GPU 服务器间的高速互联架构，以及高性能计算 HPC 系统互连网络。园区网、企业网及电信承载网等场景因带宽密度需求较低且对运维灵活性要求高，预计在中期内仍以可插拔光模块和传统交换机为主。

受益公司

CPO 产业链的受益结构呈层次分布，从目前可观测的行业动态来看，主要参与者分为以下类型。以下信息来源于公开披露、行业研究报告及供应链报道，仅用于描绘行业格局，不构成任何投资建议。

垂直整合平台型厂商（海外为主）

• Broadcom： 在 CPO 领域布局最为深厚且全面，同时拥有自研交换 ASIC（Tomahawk 系列）、硅光光引擎设计和 2.5 D 封装集成能力。已交付 25.6 T CPO 交换机系统给云厂商客户进行试用，并在业界会议多次披露能效数据。在光引擎与 ASIC 协同优化方面拥有天然优势。

• NVIDIA： 以系统级需求驱动 CPO 供应链，其关注焦点在于 GPU‑to‑GPU 光学互联和 InfiniBand/Ethernet 交换机端到端光学方案，而非单纯 CPO 器件销售。已对台系封装及光学合作伙伴提出明确的 CPO 量产时间表预期，是产业链最大的需求信号源。

• Intel： 在硅光子领域积累深厚，已公开演示基于微环调制器的 DWDM 光引擎方案，其硅光工艺平台提供从晶圆到模块的一体化潜在能力。但在交换 ASIC 市场份额上不及 Broadcom，且战略重心经历了调整期，CPO 商业化节奏外界较难准确评估。

电芯片和光引擎环节

• Marvell： 数据中心交换芯片和电芯片的重要供应商，在 CPO 生态中可独立提供 EIC/DSP 芯片及 SerDes IP，与多家光引擎和封装厂形成配套关系。

• 中际旭创（300308.SZ）： 国内光模块龙头，在硅光技术领域布局多年，公开表示关注 CPO 技术方向并投入预研。截至 2025 年公开披露，其主要营收仍来自传统可插拔光模块（800G/1.6T），CPO 相关收入占比很小或为零，投资者需审慎评估概念炒作与实际业务进展之间的差距。

• 天孚通信（300394.SZ）： 市场将其视为 CPO 光引擎环节的代表性标的，公司具备精密光学组件和光模块封装能力。但同样地，公开材料未见其披露 CPO 光引擎的大规模供货协议，当前业务重心仍在传统光模块组件和器件代工。

封装与测试

• 台积电： 其 CoWoS‑L 等先进封装平台为 2.5 D CPO 提供了硅中介层和芯片堆叠基础工艺，多个 CPO 方案实际上是 CoWoS 流程的定制化变体。

• 日月光投控等 OSAT 龙头： 正在积极开发面向 CPO 的高精度光学组装能力，试图在标准 CoWoS 体系之外提供 CPO 专线服务。

A 股 CPO 概念相关公司（提请投资者核实基本面） 除前述中际旭创、天孚通信外，新易盛、太辰光、剑桥科技、立讯精密等公司也因不同程度涉足高速光模块、光互联组件或先进封装配套而被市场划入 CPO 概念股范围。据雪球、OFweek 等行业平台的公开梳理，这些公司有的是硅光或光引擎研发参与方，有的是潜在封装客户，有的是因产业联想而被纳入，概念纯度差异悬殊。多数公司的 CPO 相关业务在 2025‑2026 年阶段仍处于研发储备、样品送测或小批量试产阶段，CPO 对营收和利润的实质贡献微乎其微，短期股价波动可能与基本面产生较大偏离。

市场规模

以下关于市场规模与前景的讨论，所有数据均标注来源与统计口径，部分远期预测存在较大不确定性。

当前市场基数（可插拔光模块作为参照）： 据 LightCounting 等第三方机构，2024 年全球光模块市场规模在 AI 需求的强力拉动下首次突破 150 亿美元，其中高速模块（≥200G）贡献了主要增量。这一数据可作为理解高速光互连需求基础的参照，但需注意此统计口径覆盖全部可插拔模块和少量有源光缆，不完全对应 CPO 的可获取市场。

CPO 市场预测： IDTechEx 在《Co‑Packaged Optics 2026‑2036》报告中指出，CPO 市场将在未来十年经历从极低基数起步的快速增长期，但不同应用场景的渗透斜率差异显著——交换机 CPO 率先放量，服务器间光学 I/O 次之，芯片间光互连最为远期。由于该研究报告正文为付费内容，公开可见的摘要未披露具体销售收入预测数字。Yole Group 和 LightCounting 的相关研究亦提示，CPO 在 2028‑2030 年之前占高速数据通信光互连端口的比例可能仍停留在个位数百分比，真正的份额爬升将发生在 2030 年之后。

产能现实： 根据 Digitimes 在 2025‑2026 年间的多篇供应链追踪报道，尽管 NVIDIA 等系统大厂持续向封装和光学供应链施压要求建立 CPO 产能，但截至彼时全球实际可用的 CPO 封装专线仍然极为有限，月产能规模远不足以支撑大规模部署。Digitimes 援引供应链消息称，CPO 大规模商业化时间可能晚于多数投资机构的乐观预估。鉴于这一判断出自特定供应链媒体，其准确性受到信源选择和信息完整度的限制，但至少提供了与“即将爆发”叙事相制衡的实证视角。

结构性判断： 综合多家研究机构的一致性见解，CPO 的采用将是一个按场景、按速率代际分批次渗透的过程，而非在某一时点“全面替代”可插拔光模块。这种渐进式的结构性特征意味着，对该市场的规模估计应当区分“技术可用性”和“经济性大规模部署”两个时间节点，两者之间可能相差 3‑5 年以上。

玩家对比

为清晰呈现 CPO 赛道内不同玩家在策略思路、技术积累和市场定位上的差异，下表从多个维度进行概要对比。信息主要来源于各公司公开披露、行业白皮书和第三方研报。

注：表格中 A 股公司仅选取具有行业代表性的个体作示意性呈现，不构成对公司价值的任何判断。所有定性的“进展阶段”描述基于公开可得信息，实际进展可能存在未公开部分。

风险

CPO 前景固然被产业界寄予厚望，但投资者和产业观察者在评估其节奏与影响时，应充分关注以下风险维度。

量产时间线超预期的风险： 当前市场中部分叙事倾向于将 51.2 T CPO 交换机的小批量交付等同于 CPO 已进入“规模爆发前夜”。实际上，从个别云厂商的定制试用到全行业多客户大批量采购之间，还需要跨越良率爬坡、自动化设备部署、成本优化等多个关隘。Digitimes 供应链信息显示实际量产规模低于市场预期，若该判断接近事实，则目前部分概念定价可能已计入了过于前置的乐观预期。

成本竞争力尚未证实的风险： 初期 CPO 交换机因专用封装、高精度设备和低产率，其系统级总成本未必低于同带宽的可插拔方案。交换机 ASIC+光引擎+微通道液冷的组合若缺乏规模效应，每 Gbps 成本可能高于经过十年成本优化的可插拔模块方案。云厂商对成本的敏感度极高，若 CPO 无法在 TCO（总拥有成本）维度明确胜出，其部署节奏将被显著压制。

技术路径收敛风险： 目前 MZM 与 MRM、2.5D 与 3D、ELS 与片上光源等多条路线仍在并行推进，尚未形成行业统一标准。若某家头部云厂商或 ASIC 厂商锁定了某一路线并构建生态壁垒，则押注其他路线的方案商可能面临重定向投入的巨大代价。这种不确定性对产业链上的中小厂商尤其构成挑战。

运维范式转换的商业阻力： 可插拔光模块赋予数据中心运维团队极大的灵活性——故障模块可现场秒级更换，备件库存按需调整，多供应商交替采购以保持议价权。CPO 将光引擎“焊死”在交换机主板上，一旦出现光链路退化或失效，维护意味着整机下线、返厂或替换整板。运维团队接受这一范式转换需要时间，云厂商的内部流程改造本身就是一种采纳成本。

市场需求结构性分化的风险： 并非所有数据中心互联场景都需要 CPO 级别的带宽密度和能效。可插拔方案在中低速率、Leaf 层互联、企业网和电信接入等广阔市场中，仍具备足够的性能裕度、成熟的供应链和下游生态。若投资者默认 CPO 将全面取代可插拔市场，高估其总市场容量，可能形成对终局的非理性推演。

误读纠偏

误读 1：“CPO 即将全面取代可插拔光模块，可插拔市场将快速萎缩。” 正解：CPO 与可插拔光模块将长期共存。CPO 最先进入的是交换机 Spine 层、AI 集群高性能互联等带宽密度极端紧绷的场景。而 Leaf 层交换机、服务器接入、数据中心互联 DWDM 链路以及大量企业/电信应用场景，对带宽密度的压力远未达到“必须 CPO”的临界点，可插拔方案在成本、灵活性和可维护性上仍具优势。部分第三方预测认为，到 2030 年 CPO 在高速数据中心端口中占比可能仍不超 30%，而非接近 100% 的全面替代。

误读 2：“英伟达要推 CPO，所以概念股必然受益。” 正解：NVIDIA 的需求拉动确实是 CPO 产业演进的关键催化剂，但需辨别受益的顺序和程度。NVIDIA 推动的是供应链整体就绪，最终受益的可能是与其直接合作的台积电、具备大规模先进封装能力的 OSAT 以及特定光引擎设计伙伴。A 股 CPO 概念公司中，大多数目前仍以传统可插拔光模块为主要收入来源，CPO 的订单贡献在可预见的财务周期内极为有限，将 NVIDIA 的 CPO 战略简单映射到所有概念股上是存在逻辑跳跃的。

误读 3：“CPO 是一项已经解决所有技术问题的成熟方案。” 正解：CPO 是一项仍处于工程化攻坚阶段的技术。关键挑战包括：多通道并行光纤的低成本自动化对准、数千个微环调制器的长周期热漂移补偿、晶圆级光学测试的标准与装备、以及光引擎无故障运行 7‑10 年的长期可靠性数据缺失。目前仅有少数厂商能够交付可靠的工作样机，且多为特定客户的定制化项目，距离标准化、大规模、多供应商互操作的量产状态仍有显著距离。

误读 4：“CPO 就是把光模块焊死在交换机上而已。” 正解：CPO 不是简单取消连接器，而是从芯片架构级别对光电边界进行重绘。它涉及 SerDes 速率的重新定义（从 LR 长距到 XSR 超短距）、电芯片（EIC）与光芯片（PIC）的协同设计、封装内热力耦合仿真、光纤纳米级对准等系统级工程。用一个类比，CPO 之于可插拔光模块，类似 SoC 之于分立 CPU+南北桥——不是“把几块芯片粘在一起”，而是架构思想的范式跃迁。

最新事件

本部分按时间倒序整理与 CPO 领域相关的最新产业动态，信息源自公开报道、企业公告和行业会议。

• 2025 年末至 2026 年初： 台积电 CoWoS‑L 及硅光相关工艺路线图更新，明确将 CPO 纳入先进封装技术发展路径，与多家客户开展技术开发合作。具体出货时间表未在公开材料中详细披露。

• 2025 年： NVIDIA 在多次供应链会议及行业沟通中，要求合作伙伴加速建立 CPO 及下一代光学 I/O 的量产能力，并将其定位为未来 GPU 互联架构的关键路径。Digitimes 等媒体引述供应链消息称，实际产能建设进度慢于 NVIDIA 预期。

• 2024 至 2025 年： Broadcom 继续向其云厂商客户交付新一代 CPO 交换机评估设备，并在行业会议上披露更多能效与带宽密度实测数据。OCP 峰会上，Meta、Microsoft 等云厂商代表就 CPO 的标准化和互操作性需求发表了公开演讲，推动 OIF 和 CWDM8 MSA 等组织将 CPO 纳入标准化讨论。

• 2023 年： Intel 在技术展示会上展出基于微环调制器的 DWDM CPO 光引擎原型，宣称在单光纤对上实现多 Tbps 带宽能力，但未公布明确的产品化时间表。

• 2022 年： Broadcom 首次公开 25.6 T CPO 交换机产品级演示，引发行业对 CPO 商用可行性的广泛讨论。

跟踪指标

若要持续跟踪 CPO 产业链的实际进展而非仅追随概念情绪，以下指标和信号节点值得纳入定期观察框架。

技术与量产里程碑： 关注主要交换机 ASIC 厂商（如 Broadcom）下一代产品的 CPO 版本发布和交付时间、云厂商在 OCP 峰会等场合披露的 CPO 部署规模和试用结论，以及台积电/OSAT 企业硅光封装专线的产能数据。

供应链实证数据： PIC 晶圆产出良率能否进入 90% 以上区间；光纤附着自动对准设备的节拍时间（秒/通道）是否缩短至经济量产水平；上游 InP 外置激光器的供货紧张程度是否因 CPO 新需求进一步加剧。

标准与生态进展： OIF 等组织是否发布 CPO 相关的正式实施协议；多供应商之间的 CPO 光引擎与 ASIC 互操作性测试结果；CWDM8/DWDM 波长网格在 CPO 场景下的行业共识进展。

财务线索： 重点光模块企业财报中“CPO 相关收入”或“先进光学集成收入”的单独列示与金额变化；交换机厂商高端产品线中 CPO 型号的营收占比和毛利率情况；封装龙头企业来自硅光/CPO 先进封装的资本开支指引和收入展望。

风险预警信号： 某大型云厂商公开表示推迟 CPO 部署计划或降低部署规模；头部硅光晶圆厂报告良率提升遭遇瓶颈；主要 CPO 项目参与者的关键技术人员流失或重大研发重组。

一句话总结

CPO 不是可插拔光模块的简单改良，而是将光学收发功能从设备面板“下沉”到芯片封装内部的一次系统重绘。它以消除长距离电通道损耗为杠杆，撬动了能效、带宽密度和延迟的同步跃升，回应了 AI 算力互联对光学 I/O 的极度渴求；但与此同时，它也将产业链从标准化模块自由竞争的舒适区，拖入芯片—封装—光学深度耦合的高投入、长验证周期与路径收敛风险并存的全新竞技场。

信源

• 黄大年茶思屋，Co‑Packaged Optics 达到功率效率临界点，综合行业技术分析（本文中标注为 [行业综合报告]）
• IDTechEx, Co‑Packaged Optics (CPO) 2026‑2036: Technologies, Market, and Forecasts（引用于市场规模与前景讨论）
• Digitimes 供应链追踪报道，When Will CPO, the “Biggest Rival” to Optical Modules, Truly Reach Mass Production?（引用于产能现实与量产时间讨论）
• arXiv:2506.12160, C²PO: Coherent Co‑packaged Optics using offset‑QAM‑16 for Beyond PAM‑4 Optical I/O（引用于相干 CPO 技术讨论）
• Broadcom、NVIDIA、Intel 在行业会议（含 OCP Summit）上的公开技术演讲与产品展示信息
• LightCounting、Yole Group 等第三方市场研究机构关于光模块及 CPO 市场的研究摘要（公开部分）
• 雪球、OFweek 等行业平台对 CPO 概念股及产业链的公开梳理（已在文中注明其审慎参考性质，提醒投资者核实）
• OIF, Co‑Packaging Framework 及相关实施协议讨论文档

免责说明：本文为技术概念解析与产业格局梳理，所有涉及公司的描述均基于公开信息，不构成任何形式的投资建议、股票推荐或交易方向指引。文中引用的第三方预测与供应链信息具有不确定性，投资者应独立核实并审慎决策。