CPO（共封裝光學）完整版

3 秒看懂

CPO（Co‑Packaged Optics，共封裝光學）是把光收發引擎與交換器或 GPU 等大型計算晶片，通過先進封裝技術直接整合在同一基板上的光學互連方案。它的核心改變在於讓電訊號不再“跑長路”——傳統方案中電訊號需經過數釐米乃至十幾釐米的 PCB 銅線才能到達可插拔光模組完成光電轉換，而 CPO 將這個距離壓縮到毫米級別。結果是頻寬密度提升約一個數量級、每位元能耗降低 40% 以上、端到端延遲顯著縮短。簡言之，CPO 是為解決 AI 算力叢集中“頻寬飢渴”與“功耗失控”這對矛盾而生的下一代光學整合技術。

3 分鐘產業解釋

在現行資料中心網路架構中，交換器前面板密集插滿可插拔光模組（Pluggable Optics），交換器主晶片 ASIC 首先在內部完成資料交換處理，然後驅動電訊號穿過約 5-10 cm 的 PCB 走線到達光模組，再由模組內部的雷射驅動器和調變器轉換為光訊號輸出。當單埠速率從 400 Gbps 向 800 Gbps、1.6 Tbps 升級時，這條“最後一段”銅線通道上的訊號衰減急劇惡化——112 Gbps 甚至 224 Gbps 的 PAM‑4 電訊號經過長距離傳輸後，接收端需要消耗大量 DSP（數字訊號處理器）算力進行通道均衡和前向糾錯，導致模組功耗在 800 Gbps 時代已逼近 14 W 乃至更高，一臺滿載 32 埠 800G 的交換器的面板光模組總功耗可超 450 W，僅此一項就使整機功耗與散熱設計走入困境。

CPO 給出的解法是顛覆性的：它不改良“長走線”，而是消滅長走線。它將“光引擎”——包含矽光子積體電路 PIC 和電子積體電路 EIC——通過 2.5 D 中介層或 3D 堆疊的方式，直接與交換 ASIC 同封在一個基板上。電訊號從 ASIC 輸出後，只需穿過數毫米至數釐米的微凸塊和中介層走線即可到達調變器，通道損耗從傳統方案的 >15 dB 驟降至 <3 dB，原先必需的強力 DSP 可被極簡均衡電路甚至無 DSP 直驅替代。由此產生的產業級影響至少體現在三個層面：

其一，交換器頻寬密度躍升。 傳統面板式部署受限於物理空間和散熱能力，單槽位頻寬瓶頸日益突出。CPO 將光學引擎嵌入機內，釋放面板空間，使一臺 1U 交換器能承載的頻寬從 25.6 Tbps 快速邁入 51.2 Tbps，併為 102.4 Tbps 鋪路。

其二，每位元能耗結構性質變。 當電通道損耗被最小化後，調變器驅動電流、DSP 運算量和雷射器輸出功率均可最佳化，行業目標將能效從當前可插拔方案的 >30 pJ/bit 推進至 15 pJ/bit 甚至 <10 pJ/bit 區間。對部署數萬乃至十萬 GPU 的 AI 訓練叢集而言，這一差值摺合到全網光電互連總功耗，可產生數十兆瓦級別的節電空間。

其三，運維與產業分工重構。 可插拔光模組時代的分工清晰：光模組廠商生產標準模組，交換器廠商做系統整合，雲端廠商採購後可在現場靈活更換。CPO 將光引擎與 ASIC “焊死”，模組不可現場更換，整個供應鏈的權力重心從可插拔模組廠向晶片與封裝整合方案商轉移，故障處理的粒度和備件策略也將根本改變。

然而，從美好藍圖到大規模量產之間尚存諸多硬骨頭。光纖陣列與矽光波導的奈米級對準需要亞微米精度，封裝內部因雷射器與調變器高密度整合可能產生超過 500 W/cm² 的區域性熱密度，晶圓級光測試與良率提升所需的資本裝置投入以數十億美元計。業界普遍預判，CPO 將率先在超大規模雲端廠商的 AI 訓練交換器 Spine 層和 GPU‑to‑GPU 光學 I/O 等極端高頻寬場景實現早期部署，但全面滲透至 Leaf 層及通用企業網路仍需較長時間窗，2030 年之後才可能看到真正的份額躍升。

技術原理

CPO 與傳統可插拔方案的根本區別在於電光轉換的地理位置。傳統鏈路模型中，電訊號需經過 PCB 長走線、聯結器、模組內部銅線等多段阻抗不連續路徑，每個環節都引入插損、反射和串擾。CPO 則將整個電光轉換過程整合在封裝內，從 ASIC 到調變器只經歷中介層上的超短距離互連。

典型訊號鏈路對比如下：

傳統可插拔方案： ASIC → 封裝基板走線 → PCB 長走線（100-300 mm）→ 光模組金手指聯結器 → 模組內部 DSP → 驅動器 → 雷射器/調變器 → 光纖

CPO 方案： ASIC → 矽中介層微凸塊互連（2-50 mm）→ EIC（可能整合輕量均衡）→ PIC 調變器/光電探測器 → 光纖

鏈路縮短帶來的物理收益是多維度的。在通道損耗方面，傳統方案的 PCB 走線 + 聯結器總損耗在 112 Gbps PAM‑4 速率下通常超過 15 dB，必須依賴強力 ADC/DSP 進行通道估計和補償；CPO 的封裝內走線損耗控制在 3 dB 以內，訊號眼圖天然開闊，誤位元速率基準條件極大改善。在功耗方面，DSP 功耗可佔傳統光模組總功耗的 40%-50%，CPO 條件下 DSP 被大量精簡甚至取消，據行業綜合報告，單位位元能耗可從 >30 pJ/bit 降至 10‑15 pJ/bit 水平。在延遲方面，DSP 內部的 FEC 編解碼、均衡濾波等處理引入數十至上百納秒的延遲，CPO 保留輕量 FEC 條件下仍可將端到端延遲壓縮至 100‑150 ns 量級。

典型 2.5 D CPO 封裝結構的 ASCII 示意如下：

       ┌────────────────────────────────┐
       │       微通道液冷冷板            │
       └────────────────────────────────┘
 ┌───────────────────────────────────────────┐
 │  光纖陣列 → PIC (調變器/探測器/波長分波多工器) │
 │                 ↑微凸塊↓                  │
 │           EIC (雷射驅動/TIA)              │
 │                 ↑微凸塊↓                  │
 │         矽中介層 (Silicon Interposer)      │
 │      ┌─────────┤ 微凸塊 ├─────────┐      │
 │  ASIC (交換/GPU)                HBM/其他   │
 └───────────────────────────────────────────┘
               │ 有機封裝基板 │
               └──────────────┘

注：外接雷射器光源（ELS）通過保偏光纖引入光引擎，在此示意中省略。

在光學引擎內部，核心技術路徑基於矽光子平台。矽的透明視窗覆蓋 1.2‑1.6 μm 通訊波段，與 CMOS 工藝相容，可在同一晶片上整合調變器、光電探測器、波長分波多工器/解複用器、分光器等被動器件。兩項關鍵器件尤為值得關注：

微環調變器（MRM）： 利用封閉環形波導的諧振效應工作，當諧振條件因電訊號改變折射率而偏移時，通過環形波導耦合至直波導的光強隨之變化，完成強度調變。MRM 的物理尺寸僅數微米，且天然具備波長選擇特性，是密集波長分波多工（DWDM）CPO 方案的核心建置塊。其挑戰在於諧振峰對溫度極度敏感——矽的熱光係數約為 1.8×10⁻⁴/K，幾攝氏度的溫度漂移即可造成諧振峰的顯著偏移，因此必須配合高精度片上熱調諧與系統級微通道冷卻。

馬赫‑曾德爾調變器（MZM）： 基於雙臂干涉原理，通過電光效應改變兩臂相位差來控制輸出光強。MZM 尺寸遠大於 MRM（百微米至毫米級），但溫度穩定性優於 MRM，工藝容差更寬鬆，目前在非 DWDM 場景的 CPO 方案中仍有應用。

光源方面，CPO 普遍採用外接雷射器（External Laser Source, ELS）策略。若將大功率雷射器直接封裝在 ASIC 近旁，其發熱量（一個 8 通道 DWDM 光源可達數瓦熱耗）將嚴重惡化封裝內熱環境；外接雷射器通過保偏光纖將連續光送入光引擎，把熱源從封裝中剝離，同時保留了光源維護和更換的靈活性——ELS 本身可設計為可插拔模組。

關鍵引數

評估 CPO 方案成熟度與競爭力的核心技術引數包括：

能效（pJ/bit）： 定義為光鏈路總功耗除以有效吞吐頻寬，是衡量 CPO 能否在經濟性上替代銅纜互連和傳統光模組的根本指標。當前可插拔 800 Gbps 光模組（含 DSP）的典型能效位於 30‑35 pJ/bit 區間。CPO 行業目標第一階段為 15 pJ/bit 左右，遠期向 <10 pJ/bit 推進。據行業綜合報告資料，Broadcom 已演示的 25.6 T CPO 交換器方案中，光引擎部分能效約 10‑12 pJ/bit。

頻寬密度（Gbps/mm）： 指單位面板周長或封裝邊緣長度所能承載的總出口頻寬。在 51.2 Tbps 交換器設計中，若沿用可插拔模組面板版面配置，物理周長已逼近極限；CPO 通過將光介面從前面板密集引出，可將頻寬密度從可插拔方案的約 10‑30 Gbps/mm 提升至 50‑200 Gbps/mm，有效解決面板空間約束。

誤位元速率與鏈路預算： 可插拔模組因內建強大 DSP，可在較低訊雜比條件下維持 1E‑15 以下的系統誤位元速率。CPO 去除或大幅精簡 DSP 後，整個鏈路的噪聲預算必須通過更純淨的光學眼圖來保證，這要求調變器消光比、接收機靈敏度、通道串擾和插入損耗等指標全面提升，任何環節的邊際惡化都可能擊穿輕量 FEC 的糾錯容量。

熱阻（℃·cm²/W 或 K/W）： 封裝內從發熱結到冷卻介面的熱阻直接決定器件工作溫度和溫度梯度。對於熱敏感度極高的微環調變器陣列，需將各通道諧振峰差異控制在皮米級別，這意味著封裝內各點的溫度均勻性要求遠高於傳統 IC 封裝。行業當前探索的微通道液冷和相變冷卻方案，目標將封裝熱阻降至 0.1 K/W 以下。

良率與可靠性： 因光引擎與 ASIC 共封裝且不可現場更換，光引擎的工作壽命需與 ASIC 匹配（典型資料中心裝置壽命 5‑7 年，電信級 >10 年）。PIC 晶圓的已知良好晶片（Known Good Die, KGD）產率以及封裝後模組的早期失效篩選成為量產經濟性的先決條件。公開資料所見，大規模量產級別的 PIC 良率仍處於爬坡中，是制約成本的最核心變數之一。

技術路線

CPO 內部存在多重技術分支，不同路線在整合度、熱管理、工藝複雜度和適用場景上形成梯度分佈，目前尚未完全收斂。

整合維度：2.5 D vs 3D 堆疊 2.5 D 方案將 PIC 和 EIC 並列置於矽中介層之上，ASIC 亦通過微凸塊與中介層互連。優勢在於各晶片熱場相對獨立，可分別設計散熱路徑；劣勢是封裝 XY 面積較大，且晶片間互連需跨越中介層，引線長度仍達數毫米。3D 堆疊方案將 PIC 直接以銅柱鍵合或混合鍵合方式堆疊於 EIC 或 ASIC 上方，XY 面積顯著縮小，垂直電通路壓縮至微米級，頻寬密度更高。但其代價是疊層間熱交叉耦合嚴重——PIC 的熱量經底部晶片傳導受限，可能出現區域性熱點；此外 3D 堆疊的供電網路和訊號完整性設計複雜度劇增。目前業界主流判斷，第一代量產 CPO 將以 2.5 D 並排整合起步，3D 被視為 2028‑2030 年後的下一代方案。

調變器型別：MZM vs MRM MZM 的工藝成熟度更高，溫度魯棒性好，但尺寸大、功耗高，在 4‑8 通道的 CWDM（粗波長分波多工）場景中仍具競爭力。MRM 因為尺寸極小且天然支援波長分波多工，被視為 DWDM 高通道數 CPO 的核心路徑。多數頭部廠商採取雙軌策略：以 MRM 主攻未來高密度 DWDM 交換器方案，同時以 MZM 作為當前工程驗證與風險對沖平台。

光源方案：ELS 外接 vs 片上整合 ELS 外接將連續光雷射器模組化置於交換器內部或面板處，通過保偏光纖將光送入光引擎，便於散熱和維護，是一致性最高的近期方案。片上整合雷射器（如 InP 直接鍵合或量子點雷射器）理論上可進一步縮小系統體積、減少光耦合損耗，但當前在高溫環境下的可靠性、功率效率和成本三者之間仍難平衡，公開資料未見成熟量產方案。

調變格式：PAM‑4 vs 相干 當前 CPO 演示的主流調變格式仍是基於強度調變/直接檢測（IM‑DD）的 PAM‑4，單波長速率在 100‑200 Gbps 範圍。但隨著單波長速率向 200 Gbps 以上擴充套件，PAM‑4 的訊雜比需求急劇提高，相干調變（如 QAM‑16）開始進入討論視野。arXiv:2506.12160 提出的 C²PO 方案即探索在 CPO 環境中使用偏移 QAM‑16 的相干調變以突破 PAM‑4 的線性度瓶頸，但相干方案所需的窄線寬雷射器和本振光路將顯著增加光引擎複雜度，短期內仍處在學術與工業研究交界。

上游

CPO 產業鏈上游涵蓋光學、電子、封裝材料與精密裝置四大領域，每一環節的供給成熟度共同決定 CPO 量產程序。

光晶片與材料： 矽光晶圓（PIC）是核心。不同於傳統 InP 分立光晶片，矽光 PIC 在 200 mm 或 300 mm CMOS 相容生產線上製造，整合調變器、鍺光電探測器、波長分波多工器及邊緣耦合器/光柵耦合器。PIC 的設計工具和 PDK（Process Design Kit）主要來自 Tower Semiconductor、GlobalFoundries 等特色工藝廠，部分頭部企業自建矽光產線。外接雷射器（ELS）則以 InP 材料體系為主，供應商包括 Lumentum、Coherent 等傳統光通訊雷射器企業，量子點雷射器（QD Laser）路線亦有研發投入但未見規模供貨。

電晶片（EIC）： 包括雷射驅動器、跨阻放大器 TIA 以及可選的超短距 SerDes（XSR SerDes）。驅動器和 TIA 需為矽光調變器和探測器做針對性阻抗匹配與頻寬最佳化。當前能提供全套 EIC 方案的企業以 Marvell、Broadcom、Synopsys 等晶片設計商為主，部分頭部交換器 ASIC 廠商將 EIC 作為自研 IP 整合。

封裝基板與中介層： 矽中介層是 2.5 D 整合的關鍵物料，需在矽晶圓上製作高密度 TSV（矽通孔）和多層再分佈層，供應商以台積電 CoWoS 體系、三星 I‑Cube 以及部分 OSAT 廠商為主。有機封裝基板（載板）層面，因 CPO 需要同時承載 ASIC、中介層模組和光纖陣列，基板的面積、層數和機械平整度要求均高於常規交換晶片封裝，ABF 載板頭部廠商如欣興電子、Ibiden 等已著手開發針對 CPO 的高階載板方案。

精密組裝與測試裝置： 光纖陣列與 PIC 波導的對準要求亞微米級精度（典型誤差 <0.5 μm），依賴主動對準系統或被動自對準結構。六維主動對準平台、UV 固化點膠系統和線上耦光功率監測裝置是產線資本支出的核心構成。晶圓級光測試（Wafer‑Level Optical Test）的缺失是當前公認的瓶頸之一——傳統光模組可在模組級進行全引數測試，不良品直接篩除；CPO 光引擎封裝後難以返修，PIC 必須在晶圓級完成充分光學篩選，這需要大規模投資專用自動光探針臺和高速光測試儀表，當前相關裝置方案以 Keysight、FormFactor 等企業為主。

熱管理元件： 微通道液冷板、高導熱熱介面材料以及相變冷卻模組的供應商與資料中心液冷生態高度重疊。CPO 的特殊性在於需要在封裝級別實現高效熱抽取，液冷微通道往往需要與封裝基板或中介層一體化設計，部分方案採用直接晶片微射流冷卻，均為定製化程度極高的元件。

下游

CPO 的下游是一個高度集中且垂直整合趨勢明顯的市場，當前的核心需求拉力幾乎全部來自超大規模雲端服務商和 AI 算力基礎設施。

網路系統層： 搭載 CPO 的交換器是當下最接近量產的品類。一臺 51.2 Tbps CPO 交換器在保持 1U 標準機箱的前提下，可提供數量可觀的高速埠（如 64×800G 或 32×1.6T），同時整機功耗較同頻寬可插拔方案有顯著節省。Broadcom 已於 2022‑2023 年展示基於自研 ASIC 的 25.6 T CPO 交換器樣機並向部分雲端廠商交付試商用裝置；到 2025 年前後，面向 51.2 T 能力的新一代 CPO 交換器進入超大規模資料中心試驗部署階段，公開可見的部署方包括 Meta、Microsoft 等 OCP 生態成員。

計算光學 I/O 層： GPU‑to‑GPU 光學互聯是 CPO 另一增量場景。當 GPU 叢集從千卡級向萬卡甚至十萬卡級別擴張時，傳統 NVLink 銅纜和 InfiniBand 交換器多層胖樹拓撲的成本與功耗佔比激增。CPO 使 GPU 直接輸出光訊號成為技術可能，有望實現更大規模、更扁平的高頻寬互聯。NVIDIA 自 2024‑2025 年起已向供應鏈傳遞明確訊號，要求在 GPU 互聯層面推進 CPO 及相干光方案就緒，但公開資訊顯示截至 2026 年初相關產品仍處於研發和工程驗證階段，尚未進入公開發布與規模出貨。

最終應用場景： 主要集中在三大領域——大型雲端廠商的資料中心 Spine‑Leaf 網路架構中的 Spine 層交換器、AI 訓練叢集中 GPU 伺服器間的高速互聯架構，以及高效能運算 HPC 系統互連網路。園區網、企業網及電信承載網等場景因頻寬密度需求較低且對運維靈活性要求高，預計在中期內仍以可插拔光模組和傳統交換器為主。

受益公司

CPO 產業鏈的受益結構呈層次分佈，從目前可觀測的行業動態來看，主要參與者分為以下型別。以下資訊來源於公開揭露、行業研究報告及供應鏈報道，僅用於描繪行業格局，不構成任何投資建議。

垂直整合平台型廠商（海外為主）

• Broadcom： 在 CPO 領域版面配置最為深厚且全面，同時擁有自研交換 ASIC（Tomahawk 系列）、矽光光引擎設計和 2.5 D 封裝整合能力。已交付 25.6 T CPO 交換器系統給雲端廠商客戶進行試用，並在業界會議多次揭露能效資料。在光引擎與 ASIC 協同最佳化方面擁有天然優勢。

• NVIDIA： 以系統級需求驅動 CPO 供應鏈，其關注焦點在於 GPU‑to‑GPU 光學互聯和 InfiniBand/Ethernet 交換器端到端光學方案，而非單純 CPO 器件銷售。已對臺系封裝及光學合作伙伴提出明確的 CPO 量產時間表預期，是產業鏈最大的需求訊號源。

• Intel： 在矽光子領域積累深厚，已公開演示基於微環調變器的 DWDM 光引擎方案，其矽光工藝平台提供從晶圓到模組的一體化潛在能力。但在交換 ASIC 市場份額上不及 Broadcom，且戰略重心經歷了調整期，CPO 商業化節奏外界較難準確評估。

電晶片和光引擎環節

• Marvell： 資料中心交換晶片和電晶片的重要供應商，在 CPO 生態中可獨立提供 EIC/DSP 晶片及 SerDes IP，與多家光引擎和封裝廠形成配套關係。

• 中際旭創（300308.SZ）： 國內光模組龍頭，在矽光技術領域版面配置多年，公開表示關注 CPO 技術方向並投入預研。截至 2025 年公開揭露，其主要營收仍來自傳統可插拔光模組（800G/1.6T），CPO 相關營收佔比很小或為零，投資者需審慎評估概念炒作與實際業務進展之間的差距。

• 天孚通訊（300394.SZ）： 市場將其視為 CPO 光引擎環節的代表性標的，公司具備精密光學元件和光模組封裝能力。但同樣地，公開材料未見其揭露 CPO 光引擎的大規模供貨協議，當前業務重心仍在傳統光模組元件和器件代工。

封裝與測試

• 台積電： 其 CoWoS‑L 等先進封裝平台為 2.5 D CPO 提供了矽中介層和晶片堆疊基礎工藝，多個 CPO 方案實際上是 CoWoS 流程的定製化變體。

• 日月光投控等 OSAT 龍頭： 正在積極開發面向 CPO 的高精度光學組裝能力，試圖在標準 CoWoS 體系之外提供 CPO 專線服務。

A 股 CPO 概念相關公司（提請投資者核實基本面） 除前述中際旭創、天孚通訊外，新易盛、太辰光、劍橋科技、立訊精密等公司也因不同程度涉足高速光模組、光互聯元件或先進封裝配套而被市場劃入 CPO 概念股範圍。據雪球、OFweek 等行業平台的公開梳理，這些公司有的是矽光或光引擎研發參與方，有的是潛在封裝客戶，有的是因產業聯想而被納入，概念純度差異懸殊。多數公司的 CPO 相關業務在 2025‑2026 年階段仍處於研發儲備、樣品送測或小批次試產階段，CPO 對營收和獲利的實質貢獻微乎其微，短期股價波動可能與基本面產生較大偏離。

市場規模

以下關於市場規模與前景的討論，所有資料均標註來源與統計口徑，部分遠期預測存在較大不確定性。

當前市場基數（可插拔光模組作為參照）： 據 LightCounting 等第三方機構，2024 年全球光模組市場規模在 AI 需求的強力拉動下首次突破 150 億美元，其中高速模組（≥200G）貢獻了主要增量。這一資料可作為理解高速光互連需求基礎的參照，但需注意此統計口徑覆蓋全部可插拔模組和少量有源光纜，不完全對應 CPO 的可獲取市場。

CPO 市場預測： IDTechEx 在《Co‑Packaged Optics 2026‑2036》報告中指出，CPO 市場將在未來十年經歷從極低基數起步的快速增長期，但不同應用場景的滲透斜率差異顯著——交換器 CPO 率先放量，伺服器間光學 I/O 次之，晶片間光互連最為遠期。由於該研究報告正文為付費內容，公開可見的摘要未揭露具體銷售營收預測數字。Yole Group 和 LightCounting 的相關研究亦提示，CPO 在 2028‑2030 年之前佔高速資料通訊光互連埠的比例可能仍停留在個位數百分比，真正的份額爬升將發生在 2030 年之後。

產能現實： 根據 Digitimes 在 2025‑2026 年間的多篇供應鏈追蹤報道，儘管 NVIDIA 等系統大廠持續向封裝和光學供應鏈施壓要求建立 CPO 產能，但截至彼時全球實際可用的 CPO 封裝專線仍然極為有限，月產能規模遠不足以支撐大規模部署。Digitimes 援引供應鏈訊息稱，CPO 大規模商業化時間可能晚於多數投資機構的樂觀預估。鑑於這一判斷出自特定供應鏈媒體，其準確性受到信源選擇和資訊完整度的限制，但至少提供了與“即將爆發”敘事相制衡的實證視角。

結構性判斷： 綜合多家研究機構的一致性見解，CPO 的採用將是一個按場景、按速率代際分批次滲透的過程，而非在某一時點“全面替代”可插拔光模組。這種漸進式的結構性特徵意味著，對該市場的規模估計應當區分“技術可用性”和“經濟性大規模部署”兩個時間節點，兩者之間可能相差 3‑5 年以上。

玩家對比

為清晰呈現 CPO 賽道內不同玩家在策略思路、技術積累和市場定位上的差異，下表從多個維度進行概要對比。資訊主要來源於各公司公開揭露、行業白皮書和第三方研究報告。

維度	Broadcom	NVIDIA	Intel	中際旭創（A股概念）
核心角色	ASIC+光引擎+系統垂直整合	系統需求方，驅動供應鏈	矽光平台+自有ASIC潛力	光模組廠商，矽光版面配置
CPO 進展	已交付 25.6T 交換器樣機	供應鏈推進階段	DWDM 光引擎演示	預研/概念階段
技術路線	2.5D+MZM/DWDM	未公開單一技術路徑	MRM+DWDM	公開資訊有限
封裝模式	自有/定製 CoWoS 變體	協同臺系封裝鏈	自有矽光產線+外部封裝	不適用（尚無CPO量產）
主要制約	良率與測試規模化	系統整合與標準成熟度	商業化節奏不確定	CPO 營收近零，業務主體仍為可插拔

注：表格中 A 股公司僅選取具有行業代表性的個體作示意性呈現，不構成對公司價值的任何判斷。所有定性的“進展階段”描述基於公開可得資訊，實際進展可能存在未公開部分。

風險

CPO 前景固然被產業界寄予厚望，但投資者和產業觀察者在評估其節奏與影響時，應充分關注以下風險維度。

量產時間線超預期的風險： 當前市場中部分敘事傾向於將 51.2 T CPO 交換器的小批次交付等同於 CPO 已進入“規模爆發前夜”。實際上，從個別雲端廠商的定製試用到全行業多客戶大批次採購之間，還需要跨越良率爬坡、自動化裝置部署、成本最佳化等多個關隘。Digitimes 供應鏈資訊顯示實際量產規模低於市場預期，若該判斷接近事實，則目前部分概念定價可能已計入了過於前置的樂觀預期。

成本競爭力尚未證實的風險： 初期 CPO 交換器因專用封裝、高精度裝置和低產率，其系統級總成本未必低於同頻寬的可插拔方案。交換器 ASIC+光引擎+微通道液冷的組合若缺乏規模效應，每 Gbps 成本可能高於經過十年成本最佳化的可插拔模組方案。雲端廠商對成本的敏感度極高，若 CPO 無法在 TCO（總擁有成本）維度明確勝出，其部署節奏將被顯著壓制。

技術路徑收斂風險： 目前 MZM 與 MRM、2.5D 與 3D、ELS 與片上光源等多條路線仍在並行推進，尚未形成行業統一標準。若某家頭部雲端廠商或 ASIC 廠商鎖定了某一路線並建置生態壁壘，則押注其他路線的方案商可能面臨重定向投入的巨大代價。這種不確定性對產業鏈上的中小廠商尤其構成挑戰。

運維範式轉換的商業阻力： 可插拔光模組賦予資料中心運維團隊極大的靈活性——故障模組可現場秒級更換，備件庫存按需調整，多供應商交替採購以保持議價權。CPO 將光引擎“焊死”在交換器主機板上，一旦出現光鏈路退化或失效，維護意味著整機下線、返廠或替換整板。運維團隊接受這一範式轉換需要時間，雲端廠商的內部流程改造本身就是一種採納成本。

市場需求結構性分化的風險： 並非所有資料中心互聯場景都需要 CPO 級別的頻寬密度和能效。可插拔方案在中低速率、Leaf 層互聯、企業網和電信接入等廣闊市場中，仍具備足夠的效能裕度、成熟的供應鏈和下游生態。若投資者預設 CPO 將全面取代可插拔市場，高估其總市場容量，可能形成對終局的非理性推演。

誤讀糾偏

誤讀 1：“CPO 即將全面取代可插拔光模組，可插拔市場將快速萎縮。” 正解：CPO 與可插拔光模組將長期共存。CPO 最先進入的是交換器 Spine 層、AI 叢集高效能互聯等頻寬密度極端緊繃的場景。而 Leaf 層交換器、伺服器接入、資料中心互聯 DWDM 鏈路以及大量企業/電信應用場景，對頻寬密度的壓力遠未達到“必須 CPO”的臨界點，可插拔方案在成本、靈活性和可維護性上仍具優勢。部分第三方預測認為，到 2030 年 CPO 在高速資料中心埠中佔比可能仍不超 30%，而非接近 100% 的全面替代。

誤讀 2：“輝達要推 CPO，所以概念股必然受益。” 正解：NVIDIA 的需求拉動確實是 CPO 產業演進的關鍵催化劑，但需辨別受益的順序和程度。NVIDIA 推動的是供應鏈整體就緒，最終受益的可能是與其直接合作的台積電、具備大規模先進封裝能力的 OSAT 以及特定光引擎設計夥伴。A 股 CPO 概念公司中，大多數目前仍以傳統可插拔光模組為主要營收來源，CPO 的訂單貢獻在可預見的財務週期內極為有限，將 NVIDIA 的 CPO 戰略簡單對映到所有概念股上是存在邏輯跳躍的。

誤讀 3：“CPO 是一項已經解決所有技術問題的成熟方案。” 正解：CPO 是一項仍處於工程化攻堅階段的技術。關鍵挑戰包括：多通道並行光纖的低成本自動化對準、數千個微環調變器的長週期熱漂移補償、晶圓級光學測試的標準與裝備、以及光引擎無故障執行 7‑10 年的長期可靠性資料缺失。目前僅有少數廠商能夠交付可靠的工作樣機，且多為特定客戶的定製化專案，距離標準化、大規模、多供應商互操作的量產狀態仍有顯著距離。

誤讀 4：“CPO 就是把光模組焊死在交換器上而已。” 正解：CPO 不是簡單取消聯結器，而是從晶片架構級別對光電邊界進行重繪。它涉及 SerDes 速率的重新定義（從 LR 長距到 XSR 超短距）、電晶片（EIC）與光晶片（PIC）的協同設計、封裝內熱力耦合模擬、光纖奈米級對準等系統級工程。用一個類比，CPO 之於可插拔光模組，類似 SoC 之於分立 CPU+南北橋——不是“把幾塊晶片粘在一起”，而是架構思想的範式躍遷。

最新事件

本部分按時間倒序整理與 CPO 領域相關的最新產業動態，資訊源自公開報道、企業公告和行業會議。

• 2025 年末至 2026 年初： 台積電 CoWoS‑L 及矽光相關工藝路線圖更新，明確將 CPO 納入先進封裝技術發展路徑，與多家客戶開展技術開發合作。具體出貨時間表未在公開材料中詳細揭露。

• 2025 年： NVIDIA 在多次供應鏈會議及行業溝通中，要求合作伙伴加速建立 CPO 及下一代光學 I/O 的量產能力，並將其定位為未來 GPU 互聯架構的關鍵路徑。Digitimes 等媒體引述供應鏈訊息稱，實際產能建設進度慢於 NVIDIA 預期。

• 2024 至 2025 年： Broadcom 繼續向其雲端廠商客戶交付新一代 CPO 交換器評估裝置，並在行業會議上揭露更多能效與頻寬密度實測資料。OCP 峰會上，Meta、Microsoft 等雲端廠商代表就 CPO 的標準化和互操作性需求發表了公開演講，推動 OIF 和 CWDM8 MSA 等組織將 CPO 納入標準化討論。

• 2023 年： Intel 在技術展示會上展出基於微環調變器的 DWDM CPO 光引擎原型，宣稱在單光纖對上實現多 Tbps 頻寬能力，但未公佈明確的產品化時間表。

• 2022 年： Broadcom 首次公開 25.6 T CPO 交換器產品級演示，引發行業對 CPO 商用可行性的廣泛討論。

追蹤指標

若要持續追蹤 CPO 產業鏈的實際進展而非僅追隨概念情緒，以下指標和訊號節點值得納入定期觀察架構。

技術與量產里程碑： 關注主要交換器 ASIC 廠商（如 Broadcom）下一代產品的 CPO 版本釋出和交付時間、雲端廠商在 OCP 峰會等場合揭露的 CPO 部署規模和試用結論，以及台積電/OSAT 企業矽光封裝專線的產能資料。

供應鏈實證資料： PIC 晶圓產出良率能否進入 90% 以上區間；光纖附著自動對準裝置的節拍時間（秒/通道）是否縮短至經濟量產水平；上游 InP 外接雷射器的供貨緊張程度是否因 CPO 新需求進一步加劇。

標準與生態進展： OIF 等組織是否釋出 CPO 相關的正式實施協議；多供應商之間的 CPO 光引擎與 ASIC 互操作性測試結果；CWDM8/DWDM 波長網格在 CPO 場景下的行業共識進展。

財務線索： 重點光模組企業財報中“CPO 相關營收”或“先進光學整合營收”的單獨列示與金額變化；交換器廠商高階產品線中 CPO 型號的營收佔比和毛利率情況；封裝龍頭企業來自矽光/CPO 先進封裝的資本支出展望和營收展望。

風險預警訊號： 某大型雲端廠商公開表示推遲 CPO 部署計劃或降低部署規模；頭部矽光晶圓廠報告良率提升遭遇瓶頸；主要 CPO 專案參與者的關鍵技術人員流失或重大研發重組。

一句話總結

CPO 不是可插拔光模組的簡單改良，而是將光學收發功能從裝置面板“下沉”到晶片封裝內部的一次系統重繪。它以消除長距離電通道損耗為槓桿，撬動了能效、頻寬密度和延遲的同步躍升，回應了 AI 算力互聯對光學 I/O 的極度渴求；但與此同時，它也將產業鏈從標準化模組自由競爭的舒適區，拖入晶片—封裝—光學深度耦合的高投入、長驗證週期與路徑收斂風險並存的全新競技場。

信源

• 黃大年茶思屋，Co‑Packaged Optics 達到功率效率臨界點，綜合行業技術分析（本文中標註為 [行業綜合報告]）
• IDTechEx, Co‑Packaged Optics (CPO) 2026‑2036: Technologies, Market, and Forecasts（引用於市場規模與前景討論）
• Digitimes 供應鏈追蹤報道，When Will CPO, the “Biggest Rival” to Optical Modules, Truly Reach Mass Production?（引用於產能現實與量產時間討論）
• arXiv:2506.12160, C²PO: Coherent Co‑packaged Optics using offset‑QAM‑16 for Beyond PAM‑4 Optical I/O（引用於相干 CPO 技術討論）
• Broadcom、NVIDIA、Intel 在行業會議（含 OCP Summit）上的公開技術演講與產品展示資訊
• LightCounting、Yole Group 等第三方市場研究機構關於光模組及 CPO 市場的研究摘要（公開部分）
• 雪球、OFweek 等行業平台對 CPO 概念股及產業鏈的公開梳理（已在文中註明其審慎參考性質，提醒投資者核實）
• OIF, Co‑Packaging Framework 及相關實施協議討論文件

免責說明：本文為技術概念解析與產業格局梳理，所有涉及公司的描述均基於公開資訊，不構成任何形式的投資建議、股票推薦或交易方向展望。文中引用的第三方預測與供應鏈資訊具有不確定性，投資者應獨立核實並審慎決策。