存内计算（Computing-in-Memory， CIM）

1 三秒看懂

存内计算（Computing-in-Memory，简称CIM）是一种颠覆传统冯·诺依曼架构的计算范式。其核心思想是：直接在存储器内部完成数据的计算操作，而非将数据在处理器与存储器之间反复搬运。

一句话概念：将计算电路嵌入存储阵列，让“数据存放的地方就是数据计算的地方”，从根本上消除数据搬运带来的能耗与延迟开销。

最直观的类比：传统架构好比“在图书馆和书房之间来回搬书才能阅读”，存内计算则相当于“直接在书架上阅读，翻到哪页就读哪页”——无需搬运，即存即算。

为什么此刻值得关注：大模型时代，AI推理的能效瓶颈已经从“算不动”变成“搬不动”。2024年6月发布的《自然·电子学》封面文章指出，存内计算在大规模矩阵向量乘法上的实测能效已可达传统数字加速器的20-40倍（来源：《Nature Electronics》2024年6月刊，IBM研究院与三星联合研究团队数据）。这一技术正在从实验室加速走向量产。

2 三分钟产业解释

2.1 内存墙：为什么需要存内计算

传统计算机遵循冯·诺依曼架构，计算单元（CPU/GPU）和存储单元（DRAM/Flash）物理分离。每一次计算都需要：从存储器读取数据→传输到计算单元→完成计算→写回存储器。这一过程的数据搬运，消耗了系统总能耗的60%-90%（来源：Horowitz，M.“Computing‘s energy problem”，ISSCC 2014，该数据为学术界广泛引用的基准估算）。

在AI推理场景中，权重参数动辄数十亿个，每次推理都需要遍历全部权重——数据搬运的功耗和延迟，已成为整个系统的“阿喀琉斯之踵”。这个存储与计算之间的性能鸿沟，就是“内存墙”（Memory Wall）。

存内计算的解决思路极其直接：把乘法累加（MAC）运算电路直接嵌入存储单元内部，利用存储阵列的并行性，一次性完成整行/整列的模拟计算。理论上，这可以将数据搬运能量降至接近零。

2.2 技术路径总览

当前存内计算主要沿三条技术路线演进，各自的成熟度差异显著：

关键判断：SRAM路线因工艺成熟、精度可控，是目前最接近规模量产的技术分支；ReRAM路线因能效潜力最高，被公认为中长期的技术最优解，但工艺一致性问题仍在攻克中。

2.3 产业链角色分工

存内计算的产业化需要设计、制造、工具、应用四类角色紧密协同：

• 芯片设计公司（如知存科技、后摩智能、亿铸科技）：定义架构、设计电路、适配算法，是产业链的“发起者”；
• 晶圆代工厂（如台积电、联电、中芯国际）：提供特色工艺平台，将存算单元从设计图纸变为物理器件，是产业化的“使能者”；
• EDA与IP供应商（如新思科技、Cadence、华大九天）：提供仿真工具、设计套件和验证IP，是设计效率的“加速器”；
• 终端应用厂商（手机品牌、IoT模组厂、Tier 1汽车零部件供应商）：定义场景需求、负责系统集成，是产业闭环的“需求方”。

核心逻辑：代工厂的工艺平台成熟度，直接决定了上游设计公司能走多远；而下游终端需求的明确程度，又决定了代工厂投入工艺研发的意愿。三者形成“鸡与蛋”的依存关系，这也是存内计算产业化慢于预期的深层原因。

3 技术原理

3.1 从数字到模拟：计算的范式转移

传统数字计算是“离散”的：数据被编码为0和1，计算通过逻辑门在时钟驱动下逐步完成。存内计算则引入模拟域或混合信号计算——利用存储器件自身的物理特性（电阻、电容、电流），直接完成数学运算。

以基于ReRAM的存内计算为例，核心操作原理可以分解为三个物理定律的级联：

1. 欧姆定律：在字线（Word Line）上施加代表输入特征值的电压V_in，流经代表权重的ReRAM器件（电导值为G_weight），产生电流I = V_in × G_weight；
2. 基尔霍夫电流定律：位线（Bit Line）上汇聚来自同一列所有单元的电流，自动完成累加操作——I_total = Σ(V_in_i × G_weight_i)；
3. 模数转换（ADC）：将模拟域的电流/电压结果转换为数字值，供后续数字电路处理。

乘积累加（MAC）运算——神经网络的核心操作（卷积层和全连接层90%以上的运算量均为MAC）——在这个阵列中以物理方式一次完成。一个1024×1024的ReRAM交叉阵列，可以在一个读周期内完成100万次以上的MAC运算，而传统数字逻辑需要至少1024个时钟周期（假设单个MAC单元，来源：根据交叉阵列并行计算原理推算）。

3.2 三种核心存储介质的器件物理对比

不同存储介质在存内计算中的物理机理差异，决定了其分别适合的应用场景：

关键洞察：不存在“全能”的存储介质，选择取决于应用场景对精度、能效、容量和成本的不同权衡。SRAM赢在精度和工艺成熟度，ReRAM赢在能效天花板，Flash赢在单位存储成本低。

3.3 精度挑战：模拟计算的阿喀琉斯之踵

存内计算最核心的技术挑战，是模拟计算固有的精度损失问题。具体来源有三：

• 器件非理想性：同一阵列中不同存储单元的编程电导存在变异（Device-to-Device Variation），导致权重存储不精确。据2023年ISSCC会议多篇论文披露，未经校准的ReRAM阵列权重误差可达5%-10%；
• 电导漂移：非易失性存储器的电导值随时间缓慢变化（尤其在PCM中表现显著），导致已编程的权重“走样”。IBM研究院2022年在《Nature Communications》上发表的论文指出，PCM器件的电导漂移在1000秒内可改变3%-8%；
• 噪声：读取电流时的热噪声、1/f噪声等，叠加在位线电流上，降低信噪比。尤其在低电压/小电流工作状态下影响更明显。

当前解决方案：产业界普遍采用三大策略组合应对：

1. 混合信号架构：计算在模拟域完成（利用高能效），存储和传输在数字域进行（保证精度）。ADC的精度和功耗是整个系统设计的关键瓶颈；
2. 片上校准电路：在芯片上集成参考单元和校准逻辑，实时补偿器件变异和漂移；
3. 算法协同设计（Algorithm-Hardware Co-design）：在训练阶段引入噪声感知训练（Noise-Aware Training），让神经网络主动适应存内计算的精度特性。2024年TetraMem与斯坦福大学的联合研究显示，经过噪声感知训练的ResNet-18在5bit等效精度的存内计算阵列上，推理精度损失可控制在1%以内（来源：2024年VLSI Technology Symposium会议论文）。

4 关键参数

评估存内计算芯片竞争力的核心参数，与传统AI加速器既有重叠，也有其特殊性。以下为行业通用的关键维度：

4.1 能效比（TOPS/W 或 FPS/W）

定义每瓦功耗下可执行的运算次数。这是存内计算最具优势的指标。2023-2024年公开数据（注意：各厂商测试条件不统一，不可直接横向对比）：

• 传统数字AI推理芯片（如Google Edge TPU）：约2-4 TOPS/W（INT8，来源：Google Coral公开规格，2023年版本）；
• 基于Flash的存内计算芯片（知存科技WTM-2系列）：声称实现约24 TOPS/W（来源：知存科技2023年世界人工智能大会发布会）；
• 基于SRAM的存内计算芯片（后摩智能H30）：声称能效比10-20 TOPS/W，具体取决于负载（来源：后摩智能2023年产品发布会）；
• 基于ReRAM的存内计算研究原型（TetraMem 2024 VLSI论文）：实测能效达87 TOPS/W（实验室环境，未含完整系统功耗）。

关键提醒：各家能效比的计算口径差异巨大——是否包含I/O功耗、是否计入ADC开销、测试负载是否高度定制，均会影响结果。当前行业尚缺乏统一的benchmark标准。

4.2 算力密度（TOPS/mm²）

定义单位芯片面积上的运算吞吐量。这是评估芯片成本和集成度的关键指标。存内计算因为省去大量数据通路和缓存，理论算力密度可显著高于数字方案。2023年ISSCC上展示的多款存内计算芯片，算力密度在1.5-8 TOPS/mm²范围，而同期数字AI芯片约为0.3-1.5 TOPS/mm²（来源：ISSCC 2023会议论文集Section 15“非易失性存储与存内计算”专题）。

4.3 存储容量与计算精度权衡

存内计算芯片的存储容量与计算精度之间存在直接的设计折衷：

• 同一面积下，要求更高的计算精度（等价于每个权重占用更多存储单元），则存储容量会降低；
• 同一容量下，选择更激进的工艺节点提升密度，可能遭遇模拟器件噪声增大的困境（小尺寸下相对变异更大）。

公开资料中尚无存内计算芯片在此维度上的统一规格标准。

4.4 功耗分解（模拟计算 vs. 外围电路）

存内计算虽然在核心MAC运算上极为节能，但外围电路——尤其是模数转换器（ADC）——往往成为功耗新瓶颈。据2022年ISSCC上的一篇基于ReRAM的存内计算论文分析，ADC功耗可占芯片总功耗的40%-60%（来源：ISSCC 2022, Session 14, 论文14.2，作者为台积电与联发科联合研究团队）。如何设计超低功耗ADC或减少ADC使用数量（如多行共享一个ADC），是电路设计的关键挑战。

4.5 延迟与吞吐量

存内计算的延迟优势主要体现在“单次MAC运算”的物理速度（纳秒级读取即可完成）。但对于整个AI模型推理，延迟还取决于阵列尺寸、数据指令调度效率、以及是否需要多次编程/刷新。不同厂商产品的端到端延迟数据因口径不同（是否包含数据预处理、后处理），公开可比数据有限。

5 技术路线

5.1 数字存内计算（Digital CIM）

代表厂商：后摩智能（中国）、Untether AI（加拿大）、千芯科技（中国）

技术特征：在SRAM阵列中嵌入数字乘法器或加法器，本质上是将处理单元从远端搬到紧邻存储单元的位置。计算方式仍为数字逻辑，因此精度损失极小。

核心优势：利用成熟SRAM工艺，无需新型材料，设计周期短，量产风险低。非常适合于对精度要求苛刻的场景（如汽车智能驾驶的感知推理）。

局限性：能效提升幅度有限（通常为传统方案的2-4倍），因为SRAM本身仍有漏电功耗，数字计算单元也未彻底消除。

当前进展：后摩智能于2023年5月发布其首款存算一体芯片H30，基于12nm工艺，宣称INT8算力达256 TOPS，目标场景为智能驾驶和机器人（来源：后摩智能官方发布会信息）。

5.2 基于成熟存储器的模拟存内计算（Analog CIM with Flash）

代表厂商：知存科技（中国）、Mythic（美国，2023年已停止运营，见风险章节）

技术特征：利用Flash存储单元（如NOR Flash）的阈值电压变化或导通电流变化来模拟权重值，在阵列中直接完成模拟MAC。

核心优势：Flash是极为成熟的存储器技术，良率高、成本低、单片容量大。相比新型NVM，设计门槛和制造风险更低。

局限性：Flash本身不是为模拟计算优化设计的，器件的模拟特性（如线性度、对称性）天然不如ReRAM/MRAM理想。此外，Flash的写入功耗较高、速度慢，限制了需要频繁权重更新的场景。

当前进展：知存科技是国内此路线最领先的厂商，其WTM-2系列芯片基于55nm NOR Flash工艺，已实现百万级出货（来源：知存科技2023年公开采访披露），主打超低功耗语音唤醒和关键词识别。

5.3 基于新型非易失性存储器的模拟存内计算（Analog CIM with Novel NVM）

代表厂商：TetraMem（美国）、亿铸科技（中国）、Samsung（韩国）、TSMC（中国台湾，工艺平台方）

技术特征：从器件物理层面设计适合模拟计算的存储元件——ReRAM利用电阻值、MRAM利用磁隧道结电阻态。这些器件天然具备多值存储能力，且模拟开关特性优良。

核心优势：能效潜力和算力密度是三条路线中最高的。理论上，未来有希望实现单芯片支撑大模型推理。

局限性与核心挑战：

• 工艺一致性：纳米级ReRAM器件的电导编程精度难以精确控制，据2023年IEDM会议论文披露，先进节点下的电阻变异系数（σ/μ）仍在5%-20%范围，无法满足8bit等效计算的要求；
• 外围电路复杂度：需要高精度ADC/编程电路支撑，反而可能吃掉存算核心节省的功耗和面积；
• 可靠性验证不充分：车规级、工业级的长期可靠性数据匮乏，多数仍停滞在实验室或工程样片阶段。

当前进展：Samsung于2024年初在《Nature》发表论文，展示了基于14nm工艺的ReRAM存内计算原型芯片，在ResNet-50推理任务上实现等效能效10倍于传统方案（来源：Nature, Vol. 625, 2024年1月）。但该芯片为一颗研究型原型，并非量产产品。亿铸科技于2023年完成数亿元Pre-A轮融资，目标为基于ReRAM的大算力推理芯片（来源：亿铸科技官方融资公告与公开报道），目前尚未有大规模量产的消息。

5.4 路线演进趋势

综合学术界和产业界动向，2024-2028年技术路线的演进格局大致如下：

• 短期（2024-2026）：SRAM数字存内计算继续推动量产，在边缘推理和中低算力场景中证明自己。Flash路线在超低功耗语音/IoT领域维持出货；
• 中期（2026-2029）：ReRAM路线若能跨越工艺一致性门槛，有望在中等算力场景（安防、可穿戴）中实现规模应用；
• 长期（2029+）：若新型NVM的精度和可靠性获得系统性解决，存内计算有可能进入数据中心推理乃至训练市场。

以上推演基于公开技术文献和产业报道，并非预测性结论。

6 上游

存内计算的上游供应链覆盖材料、设备、IP/EDA三大环节，当前整体处于“研发级定制”阶段，尚未形成可对标CMOS产业链的标准化分工体系。

6.1 关键材料

对于非易失性存储路线，特定材料的供应直接决定器件性能和量产可能性：

• ReRAM：核心功能层材料以过渡金属氧化物为主，其中氧化铪（HfO₂） 因其与CMOS工艺高度兼容而成为产业主流选择（台积电、联电的ReRAM工艺均基于HfO₂体系）。其他研发中的材料包括氧化钽（TaOₓ）、氧化钛（TiOₓ）等。材料供应商包括Merck KGaA（德国，高纯度电子级HfO₂前驱体）、TANAKA（日本，贵金属电极材料）等；
• MRAM：核心材料为磁性多层膜结构（CoFeB/MgO/CoFeB），依赖高真空薄膜沉积设备和超高纯度靶材。靶材供应商包括Tosoh（日本）、JX Metals（日本）；
• PCM：核心相变材料为GeSbTe（GST）三元合金，供应商以日系和欧系特种合金厂商为主。

关键制约：当前这些材料的规格（纯度、缺陷密度、界面控制精度）主要沿用通用半导体标准，专门针对存内计算优化的材料规格体系尚未建立，这是影响工艺一致性的源头因素之一。

6.2 核心设备

存内计算芯片的制造工艺与标准CMOS逻辑工艺有一定重叠，但特定步骤需要专用设备或者特殊工艺窗口：

• 薄膜沉积设备：对于磁性材料（MRAM）和高精度的金属氧化物薄膜（ReRAM），对薄膜均匀性、厚度控制有超高要求。主要供应商：应用材料（Applied Materials，美国）、泛林半导体（Lam Research，美国）、东京电子（TEL，日本）；
• 刻蚀设备：ReRAM/MRAM器件的特征尺寸在先进工艺下已达纳米级，且涉及对特殊材料的精确刻蚀（如贵金属电极、磁性薄膜），需要高度定制的刻蚀工艺。主供商同上述三家；
• 热处理/退火设备：ReRAM器件的电导编程和稳定化需要精确的热处理工艺窗口，可用于调节氧空位分布。主供商为应用材料、Kokusai Electric（日本）。

6.3 EDA工具与设计IP

这是存内计算产业链中较薄弱的环节。标准EDA工具（如Synopsys、Cadence）主要针对数字逻辑（0/1）设计，而模拟存内计算需要处理连续值计算、噪声仿真以及存储-计算的协同验证。当前行业的主要解决方案：

• Synopsys（新思科技）：已在其Custom Compiler平台中加入对ReRAM器件的建模和仿真支持（来源：Synopsys官网技术博客，2023年更新）；
• Cadence：其Spectre仿真平台已具备对非易失性存储器建模的能力，可与Virtuoso平台联动（公开产品文档可查）；
• 华大九天：国内EDA厂商，公开资料显示其已参与部分存内计算相关的EDA工具研发项目（来源：公司招股说明书与公开投资者交流记录），具体性能与覆盖深度尚缺乏公开第三方评测；
• 代工厂自有PDK：台积电、联电均已为其ReRAM/MRAM工艺平台提供基础PDK（工艺设计套件），但设计规则和模型精度仍在迭代中。中芯国际的PDK覆盖情况公开信息有限。

开放性问题：目前尚没有一个统一的跨工艺、跨器件的存内计算设计平台，这意味着每更换一个代工厂或工艺节点，设计公司需要投入大量人月进行重设计适配——这是制约行业效率的关键瓶颈。

6.4 供应的地缘政治风险

部分关键设备、材料和EDA工具的原产地（主要为美国、日本、荷兰）构成潜在供应链风险。根据美国商务部工业安全局（BIS）2022年10月及2023年10月更新的出口管制规则，针对中国的先进计算和半导体制造物项出口限制持续升级。虽然截至2024年第三季度公开信息，专门针对存内计算工艺的物项尚未被单独列管，但与先进逻辑芯片制造共享的设备和材料已受到限制。具体影响范围和深度，因政策敏感性而难以从公开渠道完整评估。

7 下游

存内计算的下游应用场景具有鲜明的“能效敏感型”特征——哪些场景对功耗、散热、电池续航有极致要求，哪里就是存内计算优先渗透的市场。

7.1 智能语音与音频处理（已验证的落地场景）

这是存内计算芯片目前实现“百万级出货”的少数领域。核心应用包括：

• 真无线耳机（TWS）的语音唤醒与关键词识别：耳机对功耗要求近乎苛刻（mW级），传统方案需持续唤醒主处理器进行语音检测。知存科技的存内计算芯片已进入多家TWS品牌供应链（来源：知存科技2023年公开采访），实现Always-on语音唤醒，功耗较传统方案降低5-10倍（厂商宣称数据，未给出测试条件细节）；
• 智能音箱/智能家居的离线语音控制：在隐私敏感场景（如卧室）或网络不稳定场景，离线语音处理能力成为刚需，存内计算的低功耗特性使其可以部署在电池供电的小型语音终端上。

7.2 智能安防与计算机视觉（正在验证的落地场景）

• IP摄像头的人形/车辆检测：安防摄像头需要全天候运行，热预算和功耗是限制分辨率与AI功能的核心矛盾。存内计算方案可将前端AI处理功耗控制在几百毫瓦级别。公开信息显示，后摩智能已与多家国内安防头部企业开展合作测试（来源：后摩智能2023年官方发布）；
• 智能门铃/门锁的人脸识别：电池供电的设备对AI功耗极其敏感，存内计算的低功耗推理能力在此场景下有天然适配性。行业内已有多家方案商正在评估此类技术方案，公开可查的落地案例目前较少。

7.3 汽车智能驾驶（中长期潜力场景）

智能驾驶对算力的需求持续攀升（L2+及以上级别需要的AI算力从数十TOPS到数百TOPS不等），同时必须满足严苛的功耗和热管理约束。存内计算在理论上非常适合处理感知模型的推理任务（卷积运算密集）。

现实进展：后摩智能发布的H30芯片明确将智能驾驶作为目标场景（来源：后摩智能2023年产品发布会），但截至2024年第三季度公开信息，尚未有搭载存内计算芯片的量产乘用车上市。车规级芯片需要满足AEC-Q100认证和功能安全标准（ISO 26262 ASIL），存内计算芯片在车规验证方面仍处于早期阶段——公开资料未见任何存内计算芯片获得完整车规认证的信息。

7.4 可穿戴设备与IoT（碎片化蓝海）

智能手表、AR眼镜、健康监测贴片等设备对芯片的功耗和尺寸有天然约束。存内计算的高能效和小面积优势在此类“百毫瓦甚至十毫瓦功耗预算”的场景中极具竞争力。但由于可穿戴/IoT市场高度碎片化，单颗芯片的市场天花板较低，对芯片设计公司的商业回报构成挑战。目前公开资料未见此领域的大规模应用案例。

7.5 数据中心与云端推理（远期前景）

如果存内计算（尤其是ReRAM路线）的精度、可靠性和量产成本在未来得到突破，其极致的能效有望帮助云服务商大幅降低推理服务器的功耗和散热成本。IBM研究院与三星的联合研究（2024年6月《自然·电子学》）及Samsung在《Nature》发表的原型成果，均显示出对数据中心应用场景的前瞻布局意图。但从学术原型到数据中心级产品，仍需解决可靠性、可扩展性、软件栈适配等挑战。当前存内计算在数据中心领域无公开可查的商业化案例。

8 受益公司

根据各公司在存内计算产业链中的参与深度与商业化进展，分为三类梳理（均为公开资料整理，仅为产业链分析参考，并非价值判断）。

8.1 芯片设计公司（中国）

8.2 国际公司与研究机构

8.3 产业链支撑企业

• EDA/IP：Synopsys、Cadence（美国）；华大九天（中国）——存内计算EDA工具和IP正在迭代中。
• 代工：TSMC、UMC（联电）（中国台湾，提供ReRAM/MRAM工艺平台）；中芯国际（中国大陆，公开资料显示其已建立ReRAM研发平台，具体PDK成熟度未知）。
• 设备材料：应用材料、Lam Research（美国）；东京电子（日本）——存内计算所需特殊薄膜沉积及刻蚀设备的主要供应商，受益于整体半导体先进工艺投入增长。

9 市场规模

9.1 存内计算芯片的当前市场

存内计算作为一个极其细分的新兴半导体品类，目前缺乏独立的、权威的第三方市场研究报告。公开可追溯的市场规模数据极为有限。

• 据Yole Intelligence（现更名为Yole Group）在2023年6月发布的《Emerging Non-Volatile Memory 2023》报告中提到，嵌入式ReRAM、MRAM、PCM等新兴NVM的整体市场规模（含独立存储和嵌入式IP）在2022年约为5.2亿美元，预计2028年增长至约27亿美元。注意：这一数据统计的是新兴NVM的全部应用，并非专门针对存内计算这一细分领域。存内计算芯片在其中占比，公开资料未见拆分数据。
• 存内计算芯片的出货目前主要集中在极低功耗的语音/关键词识别场景。以知存科技“百万级出货”（2023年公开采访数据）为基准估算，假设单价在1-3美元区间，当前中国存内计算芯片的硬件市场规模可能在数百万至数千万美元量级。以上为基于有限公开信息的粗略估算，非权威统计。
• 对于智能驾驶、安防等更大规模市场的渗透，公开资料未见明确的存内计算芯片收入或出货统计，与各厂商产品发布时间和量产进度吻合。

9.2 相关市场参照系

存内计算芯片所在的市场，可参照以下几个更大范畴的数据来理解其潜在空间：

• 全球AI芯片市场（含GPU、FPGA、ASIC/NPU等）：据Omdia于2024年1月发布的研究数据，2023年全球AI芯片市场规模约为530亿美元，预计2027年超过1，100亿美元（来源：Omdia, “AI Processors Market Tracker”, 2024年1月）。目前存内计算芯片在这一市场中的占比极小，但若技术成熟度和生态问题获得解决，被作为AI推理的重要方案采纳，潜在替代空间可观。
• 全球边缘AI芯片市场：据Counterpoint Research的跟踪，2022年全球边缘AI处理器的出货量约为7.5亿颗（含各类终端设备中的AI加速单元），同比增长约19%（来源：Counterpoint Research, 2023年3月公开报告）。存内计算若能在功耗和面积上持续提供明显优势，有望在这一高频海量市场中占据份额。
• 新兴非易失性存储器整体市场：如上文Yole数据，2028年约27亿美元。该市场增长的驱动力之一就是存内计算的产业化推进。

关于市场份额与增长预测：由于存内计算产业整体仍处于从“工程验证”到“商业规模”的过渡阶段，各产品路线的最终市场接受度和份额存在较大不确定性，绝大多数厂商尚未进入稳定的规模收入和持续增长轨道。公开资料中尚无对存内计算芯片这一细分品类的权威独立市场预测报告。

10 玩家对比

由于各公司产品目标场景不同、公开披露的指标口径不一致，无法进行严格的“苹果对苹果”对比。以下提供基于已披露信息的定性定位框架，着重呈现每家公司的差异化选择。

10.1 技术路径与产品定位的差异化选择

信息来源汇总：各公司数据来源于其官网、官方发布会、公开采访和中国工商信息公示系统，时间点截至2024年第三季度。未披露项因公司在公开渠道未提供相应信息。

10.2 差异化策略解读

• 知存科技选择了一条“先做最容易落地的”路径——用最成熟的Flash工艺、瞄准最明确的需求（TWS耳机语音唤醒）、不求算力最强但求功耗最低，以出货量证明存内计算可以量产。这是务实主义的商业化打法，其挑战在于：单场景市场规模有限，向更大算力场景迁移需要切换工艺平台；
• 后摩智能选择了一条“用成熟技术打大市场”的路径——用SRAM确保精度和量产可靠性，用12nm工艺提升集成度，瞄准智能驾驶等大算力场景。其挑战在于：SRAM的能效提升幅度有限，与成熟的数字NPU方案比，功耗优势是否足够支撑客户改换方案的动力；
• 亿铸科技选择了一条“押注未来最优技术”的路径——直接切入ReRAM，做中长期最具潜力的路线，但当前面临工艺一致性和可靠性挑战。其挑战在于：从研发到量产的跨越周期可能较长，且需要与代工厂深度绑定；
• TetraMem作为美国学术出身的明星团队，策略更偏向于前沿研究和原型验证，在能效指标上领先，但产品化时间表的公开信息有限。

10.3 国际玩家对比

国际存内计算领域的一个关键变化：美国Flash路线先驱Mythic公司于2023年宣告关闭（来源：多家美国科技媒体于2023年3-4月报道）。Mythic曾累计融资超1.7亿美元，是存内计算领域获投最多的初创公司之一，其倒闭揭示了单一路线的商业化风险——即使技术指标出色，终端需求规模、成本控制和资本续航能力共同决定了能否走过从芯片到产品的“死亡之谷”。

Samsung/TSMC/IBM等大厂和研究机构虽技术积累深厚，但其在存内计算上的策略偏长期布局——提供工艺平台或发布研究论文，短期内难以形成独立的商业化存内计算产品线。

11 风险

11.1 技术风险

精度天花板：模拟存内计算在精度上先天劣于数字方案，这是物理本质决定的。当前整个行业尚未系统性地证明，在覆盖足够广泛的任务类型（不仅是人声唤醒、人脸识别等特定任务）时，3-8bit的等效计算精度是否能够稳定满足生产级AI模型的要求。产业对此的公开验证数据远不充分。

可靠性数据缺失：存内计算芯片（尤其是基于新型NVM的）缺乏“现场运行多年”的可靠性数据。对于车规（需满足15年以上寿命）、工业等应用，长期稳定性是客户决策的核心依据。目前行业的公开可靠性测试数据通常基于加速老化实验，与真实部署存在差异。

测试与良率管理经验匮乏：存内计算芯片的量产测试，不仅需要测试数字逻辑（传统ATE即可），还需测试模拟计算的精度、偏置、噪声特性。这需要全新的测试方法和设备配置，产业链对此仍处于探索阶段。

11.2 竞争生态风险

替代方案并行演进：存内计算并非解决“内存墙”的唯一技术。GPU和NPU通过高带宽内存（HBM，High Bandwidth Memory） 和先进封装（CoWoS等） 持续提升内存带宽。NVIDIA H200（2024年发布）搭载HBM3e，内存带宽达4.8 TB/s，较上一代提升超过40%（来源：NVIDIA官方产品规格）。虽然这一路线的功耗和成本更高，但成熟度、精度、软件生态的优势维持了其主导地位。

软件生态的“先有鸡还是先有蛋”困境：软件开发者和模型部署工程师已深度绑定在CUDA（NVIDIA）、OpenCL等成熟生态中。存内计算公司各自开发自己的编译器和算子库，缺乏统一的编程框架，软件移植成本高、技术风险和生态锁定风险并存，使得算法团队缺乏切换硬件的动力。

11.3 投资与商业化风险

从芯片到产品的鸿沟：流片成功不等于产品可用，产品可用不等于客户愿意批量采购。存内计算芯片需要经历“适配目标场景→提供完整软件SDK→与客户联合调试→取得小批量订单→经受量产考验”的全过程，每个环节可能耗时1-2年。Mythic的倒闭就是典型案例。公开报道显示其在2020-2022年发布了多款产品或原型，但未能跨过量产与规模销售的门槛（来源：EE Times、The Register等科技媒体对Mythic关闭的分析报道，2023年3-5月）。

需求规模与资本期望的错配：当前已被验证的落地场景（超低功耗语音）的硬件市场规模相对有限，而资本对存内计算寄予厚望的“大算力推理替代GPU”故事，仍需较长时间的技术爬坡和场景验证。公开资料显示，多家存内计算初创公司的融资轮次集中在A-C轮，且融资节奏受一级市场半导体投资热度波动影响。

11.4 供应链与地缘政治风险

存内计算对先进工艺（28nm及以下）以及部分特殊材料和设备的依赖，使其天然受到半导体供应链地缘政治环境的约束。此处不展开分析，仅提示关注：代工产能的可获得性、特定设备材料的出口管制、以及技术人才跨境流动的限制，均构成行业发展的外部风险变量。

12 误读纠偏

存内计算作为一个“自带光环”的新兴技术概念，在大众传播和投资语境中存在一些常见的认知偏差。在此逐一澄清。

12.1 “存内计算将取代GPU”

实际状况：存内计算现阶段主要针对特定推理任务（以矩阵向量乘法为主的卷积和全连接层），对于更复杂的图算子、稀疏计算、动态控制流等，存内计算架构并无天然优势，甚至存在劣势。在可预见的未来，存内计算更可能作为 “与GPU/NPU互补的专用加速器” ，而非完全替代者。

12.2 “存内计算已经大规模量产了”

实际状况：除知存科技等少数公司在特定低功耗语音场景实现百万级出货外，存内计算在智能驾驶、数据中心等舆论关注度更高的领域，尚未进入量产阶段。学术论文中的原型芯片和发布会上发布的工程样片，均不等同于规模量产产品。“量产”的概念需要区分“流片（少量试制）”和“导入客户的规模出货”，两者之间的工程化距离经常被低估。

12.3 “新兴NVM能效是数字方案的100倍”

实际状况：100倍是某些特定计算任务在实验室环境、隔离了外围电路功耗并采用最优化测试条件下的理论或芯片级实测极值。在完整的系统级评估中（计入I/O、ADC、数据调度、电压调节等完整功耗），优势通常在10-40倍区间（参照第4.1节数据出处）。宣传材料中使用的数字通常选择最优数据，读者需关注测试条件。

12.4 “存内计算天然适合所有AI模型”

实际状况：存内计算高度优化了密集矩阵乘累加，但在处理Transformer架构中日益增多的注意力机制（Attention，算子涉及动态索引和非连续访存）、稀疏计算、大kernel之外的复杂数据流模式时，访存模式与存内计算阵列的规整结构并不天然适配。这需要架构设计者针对性地开发混合计算架构或软件映射优化——并非“天然适合”，而是“需要针对性地适配”。

12.5 “中国在存内计算上已经领先全球”

实际状况：中国在存内计算领域的论文发表数量、专利申请量和创业公司数量上，确实处于全球活跃前列。但在底层工艺技术（如ReRAM基础器件性能）、量产规模验证、以及国际客户导入（多样化场景验证）方面，公开证据不足以支持“全面领先”的结论。更准确的描述是：中国在存内计算设计和特定场景落地方面“卡位积极”，但底层工艺和软件生态仍受制于全球产业格局。

13 最新事件

以下为截至2024年第三季度，存内计算领域的关键事件摘要（按时间倒序）：

13.1 2024年（截至Q3公开信息）

• 2024年6月：《自然·电子学》（Nature Electronics）以封面文章形式刊发IBM研究院与三星联合研究团队的存内计算重大成果，展示基于PCM的存内计算芯片在ImageNet推理任务上的高能效表现，宣称“能效比传统数字加速器高20-40倍”（来源：Nature Electronics, Vol. 7, June 2024）；
• 2024年6月：TetraMem在2024年VLSI Technology Symposium上展示基于ReRAM的存内计算原型芯片，实测能效达87 TOPS/W（来源：VLSI Technology Symposium 2024会议论文集）；
• 2024年1月：Samsung在《Nature》正刊发表基于14nm工艺的ReRAM存内计算原型芯片成果，为全球首个先进逻辑工艺节点下的完整系统级演示