存內計算（Computing-in-Memory， CIM）
1 三秒看懂
存內計算（Computing-in-Memory，簡稱CIM）是一種顛覆傳統馮·諾依曼架構的計算範式。其核心思想是：直接在儲存器內部完成資料的計算操作，而非將資料在處理器與儲存器之間反覆搬運。
一句話概念：將計算電路嵌入儲存陣列，讓“資料存放的地方就是資料計算的地方”，從根本上消除資料搬運帶來的能耗與延遲開銷。
最直觀的類比：傳統架構好比“在圖書館和書房之間來回搬書才能閱讀”，存內計算則相當於“直接在書架上閱讀，翻到哪頁就讀哪頁”——無需搬運，即存即算。
為什麼此刻值得關注：大型模型時代，AI推論的能效瓶頸已經從“算不動”變成“搬不動”。2024年6月釋出的《自然·電子學》封面文章指出，存內計算在大規模矩陣向量乘法上的實測能效已可達傳統數字加速器的20-40倍（來源：《Nature Electronics》2024年6月刊，IBM研究院與三星聯合研究團隊資料）。這一技術正在從實驗室加速走向量產。
2 三分鐘產業解釋
2.1 記憶體牆：為什麼需要存內計算
傳統計算機遵循馮·諾依曼架構，計算單元（CPU/GPU）和儲存單元（DRAM/Flash）物理分離。每一次計算都需要：從儲存器讀取資料→傳輸到計算單元→完成計算→寫回儲存器。這一過程的資料搬運，消耗了系統總能耗的60%-90%（來源：Horowitz，M.“Computing‘s energy problem”，ISSCC 2014，該資料為學術界廣泛引用的基準估算）。
在AI推論場景中，權重引數動輒數十億個，每次推論都需要遍歷全部權重——資料搬運的功耗和延遲，已成為整個系統的“阿喀琉斯之踵”。這個儲存與計算之間的效能鴻溝，就是“記憶體牆”（Memory Wall）。
存內計算的解決思路極其直接：把乘法累加（MAC）運算電路直接嵌入儲存單元內部，利用儲存陣列的並行性，一次性完成整行/整列的模擬計算。理論上，這可以將資料搬運能量降至接近零。
2.2 技術路徑總覽
當前存內計算主要沿三條技術路線演進，各自的成熟度差異顯著：
| 技術路線 | 儲存介質 | 成熟度 | 典型應用 | 代表廠商 |
|---|---|---|---|---|
| 數字存內計算 | SRAM | 已量產 | 邊緣AI推論、端側語音/視覺 | 後摩智慧、千芯科技（SRAM方案） |
| 基於成熟儲存器的模擬存內計算 | Flash/NOR Flash | 已量產/小批次 | 端側語音喚醒、關鍵詞識別 | 知存科技、Mythic（已停止運營，見風險章節） |
| 基於新型非易失性儲存器的模擬存內計算 | ReRAM/MRAM/PCM | 研發/早期工程樣片 | 大算力推論、類腦計算 | TetraMem、億鑄科技、IBM研究院 |
關鍵判斷：SRAM路線因工藝成熟、精度可控，是目前最接近規模量產的技術分支；ReRAM路線因能效潛力最高，被公認為中長期的技術最優解，但工藝一致性問題仍在攻克中。
2.3 產業鏈角色分工
存內計算的產業化需要設計、製造、工具、應用四類角色緊密協同：
- 晶片設計公司（如知存科技、後摩智慧、億鑄科技）：定義架構、設計電路、適配演算法，是產業鏈的“發起者”；
- 晶圓代工廠（如台積電、聯電、中芯國際）：提供特色工藝平台，將存算單元從設計圖紙變為物理器件，是產業化的“使能者”；
- EDA與IP供應商（如新思科技、Cadence、華大九天）：提供模擬工具、設計套件和驗證IP，是設計效率的“加速器”；
- 終端應用廠商（手機品牌、IoT模組廠、Tier 1汽車零部件供應商）：定義場景需求、負責系統整合，是產業閉環的“需求方”。
核心邏輯：代工廠的工藝平台成熟度，直接決定了上游設計公司能走多遠；而下游終端需求的明確程度，又決定了代工廠投入工藝研發的意願。三者形成“雞與蛋”的依存關係，這也是存內計算產業化慢於預期的深層原因。
3 技術原理
3.1 從數字到模擬：計算的範式轉移
傳統數字計算是“離散”的：資料被編碼為0和1，計算通過邏輯閘在時鐘驅動下逐步完成。存內計算則引入模擬域或混合訊號計算——利用儲存器件自身的物理特性（電阻、電容、電流），直接完成數學運算。
以基於ReRAM的存內計算為例，核心操作原理可以分解為三個物理定律的級聯：
- 歐姆定律：在字線（Word Line）上施加代表輸入特徵值的電壓V_in，流經代表權重的ReRAM器件（電導值為G_weight），產生電流I = V_in × G_weight；
- 基爾霍夫電流定律：位線（Bit Line）上匯聚來自同一列所有單元的電流，自動完成累加操作——I_total = Σ(V_in_i × G_weight_i)；
- 模數轉換（ADC）：將模擬域的電流/電壓結果轉換為數字值，供後續數位電路處理。
乘積累加（MAC）運算——神經網路的核心操作（卷積層和全連線層90%以上的運算量均為MAC）——在這個陣列中以物理方式一次完成。一個1024×1024的ReRAM交叉陣列，可以在一個讀週期內完成100萬次以上的MAC運算，而傳統數字邏輯需要至少1024個時鐘週期（假設單個MAC單元，來源：根據交叉陣列平行計算原理推算）。
3.2 三種核心儲存介質的器件物理對比
不同儲存介質在存內計算中的物理機理差異，決定了其分別適合的應用場景：
| 特性 | SRAM | Flash | ReRAM | MRAM | PCM |
|---|---|---|---|---|---|
| 儲存機理 | 雙穩態觸發器（數字） | 浮柵電荷儲存（模擬） | 氧空位遷移改變電阻（模擬） | 磁隧道結自旋翻轉改變電阻（模擬） | 相變材料晶態/非晶態電阻變化（模擬） |
| 工藝節點 | 先進節點（3nm-16nm均有對應） | 成熟節點（28nm-55nm為主） | 可在28nm及以下整合 | 22nm以下已有嵌入式方案 | 主要為14nm以下研發節點 |
| 計算精度（等效位元） | 可設計為8bit精確計算 | 約4-6bit（模擬） | 約3-5bit（受噪聲影響明顯） | 約2-4bit（開關比低） | 約3-5bit（漂移問題） |
| 耐久性 | 無限（SRAM無磨損） | 10^5次程式設計/擦除 | 10^6-10^9次 | 10^12次以上 | 10^7-10^9次 |
| 能效潛力 | 基準（數字邏輯能效） | 比數字方案高5-20倍 | 比數字方案高10-100倍（理論） | 中等 | 比數字方案高10-50倍 |
| 工藝成熟度 | 極為成熟 | 成熟 | 早期量產（台積電/聯電已有PDK） | 較成熟（嵌入式MRAM已量產） | 研發階段 |
關鍵洞察：不存在“全能”的儲存介質，選擇取決於應用場景對精度、能效、容量和成本的不同權衡。SRAM贏在精度和工藝成熟度，ReRAM贏在能效天花板，Flash贏在單位儲存成本低。
3.3 精度挑戰：模擬計算的阿喀琉斯之踵
存內計算最核心的技術挑戰，是模擬計算固有的精度損失問題。具體來源有三：
- 器件非理想性：同一陣列中不同儲存單元的程式設計電導存在變異（Device-to-Device Variation），導致權重儲存不精確。據2023年ISSCC會議多篇論文揭露，未經校準的ReRAM陣列權重誤差可達5%-10%；
- 電導漂移：非易失性儲存器的電導值隨時間緩慢變化（尤其在PCM中表現顯著），導致已程式設計的權重“走樣”。IBM研究院2022年在《Nature Communications》上發表的論文指出，PCM器件的電導漂移在1000秒內可改變3%-8%；
- 噪聲：讀取電流時的熱噪聲、1/f噪聲等，疊加在位線電流上，降低訊雜比。尤其在低電壓/小電流工作狀態下影響更明顯。
當前解決方案：產業界普遍採用三大策略組合應對：
- 混合訊號架構：計算在模擬域完成（利用高能效），儲存和傳輸在數字域進行（保證精度）。ADC的精度和功耗是整個系統設計的關鍵瓶頸；
- 片上校準電路：在晶片上整合參考單元和校準邏輯，即時補償器件變異和漂移；
- 演算法協同設計（Algorithm-Hardware Co-design）：在訓練階段引入噪聲感知訓練（Noise-Aware Training），讓神經網路主動適應存內計算的精度特性。2024年TetraMem與斯坦福大學的聯合研究顯示，經過噪聲感知訓練的ResNet-18在5bit等效精度的存內計算陣列上，推論精度損失可控制在1%以內（來源：2024年VLSI Technology Symposium會議論文）。
4 關鍵引數
評估存內計算晶片競爭力的核心引數，與傳統AI加速器既有重疊，也有其特殊性。以下為行業通用的關鍵維度：
4.1 能效比（TOPS/W 或 FPS/W）
定義每瓦功耗下可執行的運算次數。這是存內計算最具優勢的指標。2023-2024年公開資料（注意：各廠商測試條件不統一，不可直接橫向對比）：
- 傳統數字AI推論晶片（如Google Edge TPU）：約2-4 TOPS/W（INT8，來源：Google Coral公開規格，2023年版本）；
- 基於Flash的存內計算晶片（知存科技WTM-2系列）：聲稱實現約24 TOPS/W（來源：知存科技2023年世界人工智慧大會發佈會）；
- 基於SRAM的存內計算晶片（後摩智慧H30）：聲稱能效比10-20 TOPS/W，具體取決於負載（來源：後摩智慧2023年產品釋出會）；
- 基於ReRAM的存內計算研究原型（TetraMem 2024 VLSI論文）：實測能效達87 TOPS/W（實驗室環境，未含完整系統功耗）。
關鍵提醒：各家能效比的計算口徑差異巨大——是否包含I/O功耗、是否計入ADC開銷、測試負載是否高度定製，均會影響結果。當前行業尚缺乏統一的benchmark標準。
4.2 算力密度（TOPS/mm²）
定義單位晶片面積上的運算吞吐量。這是評估晶片成本和整合度的關鍵指標。存內計算因為省去大量資料通路和快取，理論算力密度可顯著高於數字方案。2023年ISSCC上展示的多款存內計算晶片，算力密度在1.5-8 TOPS/mm²範圍，而同期數字AI晶片約為0.3-1.5 TOPS/mm²（來源：ISSCC 2023會議論文集Section 15“非易失性儲存與存內計算”專題）。
4.3 儲存容量與計算精度權衡
存內計算晶片的儲存容量與計算精度之間存在直接的設計折衷：
- 同一面積下，要求更高的計算精度（等價於每個權重佔用更多儲存單元），則儲存容量會降低；
- 同一容量下，選擇更激進的工藝節點提升密度，可能遭遇模擬器件噪聲增大的困境（小尺寸下相對變異更大）。
公開資料中尚無存內計算晶片在此維度上的統一規格標準。
4.4 功耗分解（模擬計算 vs. 外圍電路）
存內計算雖然在核心MAC運算上極為節能，但外圍電路——尤其是模數轉換器（ADC）——往往成為功耗新瓶頸。據2022年ISSCC上的一篇基於ReRAM的存內計算論文分析，ADC功耗可佔晶片總功耗的40%-60%（來源：ISSCC 2022, Session 14, 論文14.2，作者為台積電與聯發科聯合研究團隊）。如何設計超低功耗ADC或減少ADC使用數量（如多行共享一個ADC），是電路設計的關鍵挑戰。
4.5 延遲與吞吐量
存內計算的延遲優勢主要體現在“單次MAC運算”的物理速度（納秒級讀取即可完成）。但對於整個AI模型推論，延遲還取決於陣列尺寸、資料指令排程效率、以及是否需要多次程式設計/重新整理。不同廠商產品的端到端延遲資料因口徑不同（是否包含資料預處理、後處理），公開可比資料有限。
5 技術路線
5.1 數字存內計算（Digital CIM）
代表廠商：後摩智慧（中國）、Untether AI（加拿大）、千芯科技（中國）
技術特徵：在SRAM陣列中嵌入數字乘法器或加法器，本質上是將處理單元從遠端搬到緊鄰儲存單元的位置。計算方式仍為數字邏輯，因此精度損失極小。
核心優勢：利用成熟SRAM工藝，無需新型材料，設計週期短，量產風險低。非常適合於對精度要求苛刻的場景（如汽車智慧駕駛的感知推論）。
侷限性：能效提升幅度有限（通常為傳統方案的2-4倍），因為SRAM本身仍有漏電功耗，數字計算單元也未徹底消除。
當前進展：後摩智慧於2023年5月釋出其首款存算一體晶片H30，基於12nm工藝，宣稱INT8算力達256 TOPS，目標場景為智慧駕駛和機器人（來源：後摩智慧官方釋出會資訊）。
5.2 基於成熟儲存器的模擬存內計算（Analog CIM with Flash）
代表廠商：知存科技（中國）、Mythic（美國，2023年已停止運營，見風險章節）
技術特徵：利用Flash儲存單元（如NOR Flash）的閾值電壓變化或導通電流變化來模擬權重值，在陣列中直接完成模擬MAC。
核心優勢：Flash是極為成熟的儲存器技術，良率高、成本低、單片容量大。相比新型NVM，設計門檻和製造風險更低。
侷限性：Flash本身不是為模擬計算最佳化設計的，器件的模擬特性（如線性度、對稱性）天然不如ReRAM/MRAM理想。此外，Flash的寫入功耗較高、速度慢，限制了需要頻繁權重更新的場景。
當前進展：知存科技是國內此路線最領先的廠商，其WTM-2系列晶片基於55nm NOR Flash工藝，已實現百萬級出貨（來源：知存科技2023年公開採訪揭露），主打超低功耗語音喚醒和關鍵詞識別。
5.3 基於新型非易失性儲存器的模擬存內計算（Analog CIM with Novel NVM）
代表廠商：TetraMem（美國）、億鑄科技（中國）、Samsung（韓國）、TSMC（中國臺灣，工藝平台方）
技術特徵：從器件物理層面設計適合模擬計算的儲存元件——ReRAM利用電阻值、MRAM利用磁隧道結電阻態。這些器件天然具備多值儲存能力，且模擬開關特性優良。
核心優勢：能效潛力和算力密度是三條路線中最高的。理論上，未來有希望實現單晶片支撐大型模型推論。
侷限性與核心挑戰：
- 工藝一致性：奈米級ReRAM器件的電導程式設計精度難以精確控制，據2023年IEDM會議論文揭露，先進節點下的電阻變異係數（σ/μ）仍在5%-20%範圍，無法滿足8bit等效計算的要求；
- 外圍電路複雜度：需要高精度ADC/程式設計電路支撐，反而可能吃掉存算核心節省的功耗和麵積；
- 可靠性驗證不充分：車規級、工業級的長期可靠性資料匱乏，多數仍停滯在實驗室或工程樣片階段。
當前進展：Samsung於2024年初在《Nature》發表論文，展示了基於14nm工藝的ReRAM存內計算原型晶片，在ResNet-50推論任務上實現等效能效10倍於傳統方案（來源：Nature, Vol. 625, 2024年1月）。但該晶片為一顆研究型原型，並非量產產品。億鑄科技於2023年完成數億元Pre-A輪融資，目標為基於ReRAM的大算力推論晶片（來源：億鑄科技官方融資公告與公開報道），目前尚未有大規模量產的訊息。
5.4 路線演進趨勢
綜合學術界和產業界動向，2024-2028年技術路線的演進格局大致如下：
- 短期（2024-2026）：SRAM數字存內計算繼續推動量產，在邊緣推論和中低算力場景中證明自己。Flash路線在超低功耗語音/IoT領域維持出貨；
- 中期（2026-2029）：ReRAM路線若能跨越工藝一致性門檻，有望在中等算力場景（安防、可穿戴）中實現規模應用；
- 長期（2029+）：若新型NVM的精度和可靠性獲得系統性解決，存內計算有可能進入資料中心推論乃至訓練市場。
以上推演基於公開技術文獻和產業報道，並非預測性結論。
6 上游
存內計算的上游供應鏈覆蓋材料、裝置、IP/EDA三大環節，當前整體處於“研發級定製”階段，尚未形成可對標CMOS產業鏈的標準化分工體系。
6.1 關鍵材料
對於非易失性儲存路線，特定材料的供應直接決定器件效能和量產可能性：
- ReRAM：核心功能層材料以過渡金屬氧化物為主，其中氧化鉿（HfO₂） 因其與CMOS工藝高度相容而成為產業主流選擇（台積電、聯電的ReRAM工藝均基於HfO₂體系）。其他研發中的材料包括氧化鉭（TaOₓ）、氧化鈦（TiOₓ）等。材料供應商包括Merck KGaA（德國，高純度電子級HfO₂前驅體）、TANAKA（日本，貴金屬電極材料）等；
- MRAM：核心材料為磁性多層膜結構（CoFeB/MgO/CoFeB），依賴高真空薄膜沉積裝置和超高純度靶材。靶材供應商包括Tosoh（日本）、JX Metals（日本）；
- PCM：核心相變材料為GeSbTe（GST）三元合金，供應商以日系和歐系特種合金廠商為主。
關鍵制約：當前這些材料的規格（純度、缺陷密度、介面控制精度）主要沿用通用半導體標準，專門針對存內計算最佳化的材料規格體系尚未建立，這是影響工藝一致性的源頭因素之一。
6.2 核心裝置
存內計算晶片的製造工藝與標準CMOS邏輯工藝有一定重疊，但特定步驟需要專用裝置或者特殊工藝視窗：
- 薄膜沉積裝置：對於磁性材料（MRAM）和高精度的金屬氧化物薄膜（ReRAM），對薄膜均勻性、厚度控制有超高要求。主要供應商：應用材料（Applied Materials，美國）、科林研發半導體（Lam Research，美國）、東京電子（TEL，日本）；
- 刻蝕裝置：ReRAM/MRAM器件的特徵尺寸在先進工藝下已達奈米級，且涉及對特殊材料的精確刻蝕（如貴金屬電極、磁性薄膜），需要高度定製的刻蝕工藝。主供商同上述三家；
- 熱處理/退火裝置：ReRAM器件的電導程式設計和穩定化需要精確的熱處理工藝視窗，可用於調節氧空位分佈。主供商為應用材料、Kokusai Electric（日本）。
6.3 EDA工具與設計IP
這是存內計算產業鏈中較薄弱的環節。標準EDA工具（如Synopsys、Cadence）主要針對數字邏輯（0/1）設計，而模擬存內計算需要處理連續值計算、噪聲模擬以及儲存-計算的協同驗證。當前行業的主要解決方案：
- Synopsys（新思科技）：已在其Custom Compiler平台中加入對ReRAM器件的建模和模擬支援（來源：Synopsys官網技術部落格，2023年更新）；
- Cadence：其Spectre模擬平台已具備對非易失性儲存器建模的能力，可與Virtuoso平台聯動（公開產品文件可查）；
- 華大九天：國內EDA廠商，公開資料顯示其已參與部分存內計算相關的EDA工具研發專案（來源：公司招股說明書與公開投資者交流記錄），具體效能與覆蓋深度尚缺乏公開第三方評測；
- 代工廠自有PDK：台積電、聯電均已為其ReRAM/MRAM工藝平台提供基礎PDK（工藝設計套件），但設計規則和模型精度仍在迭代中。中芯國際的PDK覆蓋情況公開資訊有限。
開放性問題：目前尚沒有一個統一的跨工藝、跨器件的存內計算設計平台，這意味著每更換一個代工廠或工藝節點，設計公司需要投入大量人月進行重設計適配——這是制約行業效率的關鍵瓶頸。
6.4 供應的地緣政治風險
部分關鍵裝置、材料和EDA工具的原產地（主要為美國、日本、荷蘭）構成潛在供應鏈風險。根據美國商務部工業安全域性（BIS）2022年10月及2023年10月更新的出口管制規則，針對中國的先進計算和半導體制造物項出口限制持續升級。雖然截至2024年第三季度公開資訊，專門針對存內計算工藝的物項尚未被單獨列管，但與先進邏輯晶片製造共享的裝置和材料已受到限制。具體影響範圍和深度，因政策敏感性而難以從公開渠道完整評估。
7 下游
存內計算的下游應用場景具有鮮明的“能效敏感型”特徵——哪些場景對功耗、散熱、電池續航有極致要求，哪裡就是存內計算優先滲透的市場。
7.1 智慧語音與音訊處理（已驗證的落地場景）
這是存內計算晶片目前實現“百萬級出貨”的少數領域。核心應用包括：
- 真無線耳機（TWS）的語音喚醒與關鍵詞識別：耳機對功耗要求近乎苛刻（mW級），傳統方案需持續喚醒主處理器進行語音檢測。知存科技的存內計算晶片已進入多家TWS品牌供應鏈（來源：知存科技2023年公開採訪），實現Always-on語音喚醒，功耗較傳統方案降低5-10倍（廠商宣稱資料，未給出測試條件細節）；
- 智慧音箱/智慧家居的離線語音控制：在隱私敏感場景（如臥室）或網路不穩定場景，離線語音處理能力成為剛需，存內計算的低功耗特性使其可以部署在電池供電的小型語音終端上。
7.2 智慧安防與計算機視覺（正在驗證的落地場景）
- IP攝像頭的人形/車輛檢測：安防攝像頭需要全天候執行，熱預算和功耗是限制解析度與AI功能的核心矛盾。存內計算方案可將前端AI處理功耗控制在幾百毫瓦級別。公開資訊顯示，後摩智慧已與多家國內安防頭部企業開展合作測試（來源：後摩智慧2023年官方釋出）；
- 智慧門鈴/門鎖的人臉識別：電池供電的裝置對AI功耗極其敏感，存內計算的低功耗推論能力在此場景下有天然適配性。行業內已有多家方案商正在評估此類技術方案，公開可查的落地案例目前較少。
7.3 汽車智慧駕駛（中長期潛力場景）
智慧駕駛對算力的需求持續攀升（L2+及以上級別需要的AI算力從數十TOPS到數百TOPS不等），同時必須滿足嚴苛的功耗和熱管理約束。存內計算在理論上非常適合處理感知模型的推論任務（卷積運算密集）。
現實進展：後摩智慧釋出的H30晶片明確將智慧駕駛作為目標場景（來源：後摩智慧2023年產品釋出會），但截至2024年第三季度公開資訊，尚未有搭載存內計算晶片的量產乘用車上市。車規級晶片需要滿足AEC-Q100認證和功能安全標準（ISO 26262 ASIL），存內計算晶片在車規驗證方面仍處於早期階段——公開資料未見任何存內計算晶片獲得完整車規認證的資訊。
7.4 可穿戴裝置與IoT（碎片化藍海）
智慧手錶、AR眼鏡、健康監測貼片等裝置對晶片的功耗和尺寸有天然約束。存內計算的高能效和小面積優勢在此類“百毫瓦甚至十毫瓦功耗預算”的場景中極具競爭力。但由於可穿戴/IoT市場高度碎片化，單顆晶片的市場天花板較低，對晶片設計公司的商業回報構成挑戰。目前公開資料未見此領域的大規模應用案例。
7.5 資料中心與雲端端推論（遠期前景）
如果存內計算（尤其是ReRAM路線）的精度、可靠性和量產成本在未來得到突破，其極致的能效有望幫助雲端服務商大幅降低推論伺服器的功耗和散熱成本。IBM研究院與三星的聯合研究（2024年6月《自然·電子學》）及Samsung在《Nature》發表的原型成果，均顯示出對資料中心應用場景的前瞻版面配置意圖。但從學術原型到資料中心級產品，仍需解決可靠性、可擴充套件性、軟體棧適配等挑戰。當前存內計算在資料中心領域無公開可查的商業化案例。
8 受益公司
根據各公司在存內計算產業鏈中的參與深度與商業化進展，分為三類梳理（均為公開資料整理，僅為產業鏈分析參考，並非價值判斷）。
8.1 晶片設計公司（中國）
| 公司 | 技術路線 | 最新進展（截至2024Q3公開資訊） | 目標場景 |
|---|---|---|---|
| 知存科技 | 基於Flash的模擬存內計算 | 2023年實現百萬級出貨；WTM-2系列晶片量產 | TWS耳機、智慧家居語音 |
| 後摩智慧 | 基於SRAM的數字存內計算 | 2023年釋出H30晶片；目標智慧駕駛場景；公開資料未見量產交付數量 | 智慧駕駛、機器人 |
| 億鑄科技 | 基於ReRAM的模擬存內計算 | 2023年完成數億元Pre-A輪融資；目標大算力推論晶片；公開資料未見流片資訊 | AI推論（長期目標資料中心） |
| 千芯科技 | 基於SRAM的數字存內計算/ReRAM研發 | 公開資訊有限；據公司官網及智慧財產權資訊，版面配置ReRAM相關專利 | 邊緣推論 |
| 蘋芯科技 | 存內計算IP授權 | 公開資訊有限；已完成多輪融資（來源：公開工商資訊與媒體報道） | IP授權 |
8.2 國際公司與研究機構
| 公司/機構 | 技術路線 | 定位 | 關鍵進展 |
|---|---|---|---|
| Samsung | ReRAM存內計算 | 工藝平台+原型晶片 | 2024年《Nature》發表14nm ReRAM存內計算原型；工藝平台方 |
| TSMC（台積電） | ReRAM/MRAM工藝平台 | 代工廠 | 已提供22nm ReRAM和16nm MRAM工藝PDK；為設計公司代工 |
| IBM研究院 | PCM存內計算 | 前沿研究 | 2024年與三星聯合發表《自然·電子學》，展示大規模存內計算成果 |
| TetraMem（美國） | ReRAM存內計算 | 初創公司 | 2024年VLSI會議展示87 TOPS/W實測能效；與斯坦福大學深度合作 |
| Mythic（美國） | Flash存內計算 | 已停止運營 | 2023年宣告關閉（詳見風險章節），曾是行業先驅之一 |
| Untether AI（加拿大） | SRAM近存計算 | 已量產 | 定位資料中心推論，產品側重近存而非純粹存內計算 |
8.3 產業鏈支撐企業
- EDA/IP：Synopsys、Cadence（美國）；華大九天（中國）——存內計算EDA工具和IP正在迭代中。
- 代工：TSMC、UMC（聯電）（中國臺灣，提供ReRAM/MRAM工藝平台）；中芯國際（中國大陸，公開資料顯示其已建立ReRAM研發平台，具體PDK成熟度未知）。
- 裝置材料：應用材料、Lam Research（美國）；東京電子（日本）——存內計算所需特殊薄膜沉積及刻蝕裝置的主要供應商，受益於整體半導體先進工藝投入增長。
9 市場規模
9.1 存內計算晶片的當前市場
存內計算作為一個極其細分的新興半導體品類，目前缺乏獨立的、權威的第三方市場研究報告。公開可追溯的市場規模資料極為有限。
- 據Yole Intelligence（現更名為Yole Group）在2023年6月釋出的《Emerging Non-Volatile Memory 2023》報告中提到，嵌入式ReRAM、MRAM、PCM等新興NVM的整體市場規模（含獨立儲存和嵌入式IP）在2022年約為5.2億美元，預計2028年增長至約27億美元。注意：這一資料統計的是新興NVM的全部應用，並非專門針對存內計算這一細分領域。存內計算晶片在其中佔比，公開資料未見拆分資料。
- 存內計算晶片的出貨目前主要集中在極低功耗的語音/關鍵詞識別場景。以知存科技“百萬級出貨”（2023年公開採訪資料）為基準估算，假設單價在1-3美元區間，當前中國存內計算晶片的硬體市場規模可能在數百萬至數千萬美元量級。以上為基於有限公開資訊的粗略估算，非權威統計。
- 對於智慧駕駛、安防等更大規模市場的滲透，公開資料未見明確的存內計算晶片營收或出貨統計，與各廠商產品釋出時間和量產進度吻合。
9.2 相關市場參照系
存內計算晶片所在的市場，可參照以下幾個更大範疇的資料來理解其潛在空間：
- 全球AI晶片市場（含GPU、FPGA、ASIC/NPU等）：據Omdia於2024年1月釋出的研究資料，2023年全球AI晶片市場規模約為530億美元，預計2027年超過1，100億美元（來源：Omdia, “AI Processors Market Tracker”, 2024年1月）。目前存內計算晶片在這一市場中的佔比極小，但若技術成熟度和生態問題獲得解決，被作為AI推論的重要方案採納，潛在替代空間可觀。
- 全球邊緣AI晶片市場：據Counterpoint Research的追蹤，2022年全球邊緣AI處理器的出貨量約為7.5億顆（含各類終端裝置中的AI加速單元），年增率增長約19%（來源：Counterpoint Research, 2023年3月公開報告）。存內計算若能在功耗和麵積上持續提供明顯優勢，有望在這一高頻海量市場中佔據份額。
- 新興非易失性儲存器整體市場：如上文Yole資料，2028年約27億美元。該市場增長的驅動力之一就是存內計算的產業化推進。
關於市場份額與增長預測：由於存內計算產業整體仍處於從“工程驗證”到“商業規模”的過渡階段，各產品路線的最終市場接受度和份額存在較大不確定性，絕大多數廠商尚未進入穩定的規模營收和持續增長軌道。公開資料中尚無對存內計算晶片這一細分品類的權威獨立市場預測報告。
10 玩家對比
由於各公司產品目標場景不同、公開揭露的指標口徑不一致，無法進行嚴格的“Apple對Apple”對比。以下提供基於已揭露資訊的定性定位架構，著重呈現每家公司的差異化選擇。
10.1 技術路徑與產品定位的差異化選擇
| 維度 | 知存科技 | 後摩智慧 | 億鑄科技 | TetraMem |
|---|---|---|---|---|
| 儲存介質 | Flash（NOR） | SRAM | ReRAM | ReRAM |
| 計算型別 | 模擬存內計算 | 數字存內計算 | 模擬存內計算 | 模擬存內計算 |
| 工藝節點（已揭露） | 55nm | 12nm | 未揭露 | 未揭露（論文/原型推測≤28nm） |
| 公開算力 | 未揭露TOPS，以能效比為主要宣傳指標 | INT8 256 TOPS（H30） | 未揭露 | 實驗室原型實測87 TOPS/W |
| 目標功耗區間 | 亞mW - 數mW | 數W - 數十W | 未揭露 | 研究階段，非成品功耗 |
| 主攻場景 | 超低功耗語音 | 智慧駕駛/機器人 | 大算力推論 | 通用AI推論（長期目標） |
| 商業化階段 | 百萬級出貨 | 工程樣片/測試中 | Pre-A輪，未商用 | 實驗室原型 |
| 融資階段（公開） | 多輪融資，已進入後期 | 多輪融資 | 2023年Pre-A輪數億元 | 2022-2024年多輪融資，累計資金未統一揭露 |
資訊來源彙總：各公司資料來源於其官網、官方釋出會、公開採訪和中國工商資訊公示系統，時間點截至2024年第三季度。未揭露項因公司在公開渠道未提供相應資訊。
10.2 差異化策略解讀
- 知存科技選擇了一條“先做最容易落地的”路徑——用最成熟的Flash工藝、瞄準最明確的需求（TWS耳機語音喚醒）、不求算力最強但求功耗最低，以出貨量證明存內計算可以量產。這是務實主義的商業化打法，其挑戰在於：單場景市場規模有限，向更大算力場景遷移需要切換工藝平台；
- 後摩智慧選擇了一條“用成熟技術打大市場”的路徑——用SRAM確保精度和量產可靠性，用12nm工藝提升整合度，瞄準智慧駕駛等大算力場景。其挑戰在於：SRAM的能效提升幅度有限，與成熟的數字NPU方案比，功耗優勢是否足夠支撐客戶改換方案的動力；
- 億鑄科技選擇了一條“押注未來最優技術”的路徑——直接切入ReRAM，做中長期最具潛力的路線，但當前面臨工藝一致性和可靠性挑戰。其挑戰在於：從研發到量產的跨越週期可能較長，且需要與代工廠深度繫結；
- TetraMem作為美國學術出身的明星團隊，策略更偏向於前沿研究和原型驗證，在能效指標上領先，但產品化時間表的公開資訊有限。
10.3 國際玩家對比
國際存內計算領域的一個關鍵變化：美國Flash路線先驅Mythic公司於2023年宣告關閉（來源：多家美國科技媒體於2023年3-4月報道）。Mythic曾累計融資超1.7億美元，是存內計算領域獲投最多的初創公司之一，其倒閉揭示了單一路線的商業化風險——即使技術指標出色，終端需求規模、成本控制和資本續航能力共同決定了能否走過從晶片到產品的“死亡之谷”。
Samsung/TSMC/IBM等大廠和研究機構雖技術積累深厚，但其在存內計算上的策略偏長期版面配置——提供工藝平台或釋出研究論文，短期內難以形成獨立的商業化存內計算產品線。
11 風險
11.1 技術風險
精度天花板：模擬存內計算在精度上先天劣於數字方案，這是物理本質決定的。當前整個行業尚未系統性地證明，在覆蓋足夠廣泛的任務型別（不僅是人聲喚醒、人臉識別等特定任務）時，3-8bit的等效計算精度是否能夠穩定滿足生產級AI模型的要求。產業對此的公開驗證資料遠不充分。
可靠性資料缺失：存內計算晶片（尤其是基於新型NVM的）缺乏“現場執行多年”的可靠性資料。對於車規（需滿足15年以上壽命）、工業等應用，長期穩定性是客戶決策的核心依據。目前行業的公開可靠性測試資料通常基於加速老化實驗，與真實部署存在差異。
測試與良率管理經驗匱乏：存內計算晶片的量產測試，不僅需要測試數字邏輯（傳統ATE即可），還需測試模擬計算的精度、偏置、噪聲特性。這需要全新的測試方法和裝置配置，產業鏈對此仍處於探索階段。
11.2 競爭生態風險
替代方案並行演進：存內計算並非解決“記憶體牆”的唯一技術。GPU和NPU通過高頻寬記憶體（HBM，High Bandwidth Memory） 和先進封裝（CoWoS等） 持續提升記憶體頻寬。NVIDIA H200（2024年釋出）搭載HBM3e，記憶體頻寬達4.8 TB/s，較上一代提升超過40%（來源：NVIDIA官方產品規格）。雖然這一路線的功耗和成本更高，但成熟度、精度、軟體生態的優勢維持了其主導地位。
軟體生態的“先有雞還是先有蛋”困境：軟體開發者和模型部署工程師已深度繫結在CUDA（NVIDIA）、OpenCL等成熟生態中。存內計算公司各自開發自己的編譯器和運算元庫，缺乏統一的程式設計架構，軟體移植成本高、技術風險和生態鎖定風險並存，使得演算法團隊缺乏切換硬體的動力。
11.3 投資與商業化風險
從晶片到產品的鴻溝：流片成功不等於產品可用，產品可用不等於客戶願意批次採購。存內計算晶片需要經歷“適配目標場景→提供完整軟體SDK→與客戶聯合除錯→取得小批次訂單→經受量產考驗”的全過程，每個環節可能耗時1-2年。Mythic的倒閉就是典型案例。公開報道顯示其在2020-2022年釋出了多款產品或原型，但未能跨過量產與規模銷售的門檻（來源：EE Times、The Register等科技媒體對Mythic關閉的分析報道，2023年3-5月）。
需求規模與資本期望的錯配：當前已被驗證的落地場景（超低功耗語音）的硬體市場規模相對有限，而資本對存內計算寄予厚望的“大算力推論替代GPU”故事，仍需較長時間的技術爬坡和場景驗證。公開資料顯示，多家存內計算初創公司的融資輪次集中在A-C輪，且融資節奏受一級市場半導體投資熱度波動影響。
11.4 供應鏈與地緣政治風險
存內計算對先進工藝（28nm及以下）以及部分特殊材料和裝置的依賴，使其天然受到半導體供應鏈地緣政治環境的約束。此處不展開分析，僅提示關注：代工產能的可獲得性、特定裝置材料的出口管制、以及技術人才跨境流動的限制，均構成行業發展的外部風險變數。
12 誤讀糾偏
存內計算作為一個“自帶光環”的新興技術概念，在大眾傳播和投資語境中存在一些常見的認知偏差。在此逐一澄清。
12.1 “存內計算將取代GPU”
實際狀況：存內計算現階段主要針對特定推論任務（以矩陣向量乘法為主的卷積和全連線層），對於更復雜的圖運算元、稀疏計算、動態控制流等，存內計算架構並無天然優勢，甚至存在劣勢。在可預見的未來，存內計算更可能作為 “與GPU/NPU互補的專用加速器” ，而非完全替代者。
12.2 “存內計算已經大規模量產了”
實際狀況：除知存科技等少數公司在特定低功耗語音場景實現百萬級出貨外，存內計算在智慧駕駛、資料中心等輿論關注度更高的領域，尚未進入量產階段。學術論文中的原型晶片和釋出會上釋出的工程樣片，均不等同於規模量產產品。“量產”的概念需要區分“流片（少量試製）”和“匯入客戶的規模出貨”，兩者之間的工程化距離經常被低估。
12.3 “新興NVM能效是數字方案的100倍”
實際狀況：100倍是某些特定計算任務在實驗室環境、隔離了外圍電路功耗並採用最最佳化測試條件下的理論或晶片級實測極值。在完整的系統級評估中（計入I/O、ADC、資料排程、電壓調節等完整功耗），優勢通常在10-40倍區間（參照第4.1節資料出處）。宣傳材料中使用的數字通常選擇最優資料，讀者需關注測試條件。
12.4 “存內計算天然適合所有AI模型”
實際狀況：存內計算高度優化了密集矩陣乘累加，但在處理Transformer架構中日益增多的注意力機制（Attention，運算元涉及動態索引和非連續訪存）、稀疏計算、大kernel之外的複雜資料流模式時，訪存模式與存內計算陣列的規整結構並不天然適配。這需要架構設計者針對性地開發混合計算架構或軟體對映最佳化——並非“天然適合”，而是“需要針對性地適配”。
12.5 “中國在存內計算上已經領先全球”
實際狀況：中國在存內計算領域的論文發表數量、專利申請量和創業公司數量上，確實處於全球活躍前列。但在底層工藝技術（如ReRAM基礎器件效能）、量產規模驗證、以及國際客戶匯入（多樣化場景驗證）方面，公開證據不足以支援“全面領先”的結論。更準確的描述是：中國在存內計算設計和特定場景落地方面“卡位積極”，但底層工藝和軟體生態仍受制於全球產業格局。
13 最新事件
以下為截至2024年第三季度，存內計算領域的關鍵事件摘要（按時間倒序）：
13.1 2024年（截至Q3公開資訊）
- 2024年6月：《自然·電子學》（Nature Electronics）以封面文章形式刊發IBM研究院與三星聯合研究團隊的存內計算重大成果，展示基於PCM的存內計算晶片在ImageNet推論任務上的高能效表現，宣稱“能效比傳統數字加速器高20-40倍”（來源：Nature Electronics, Vol. 7, June 2024）；
- 2024年6月：TetraMem在2024年VLSI Technology Symposium上展示基於ReRAM的存內計算原型晶片，實測能效達87 TOPS/W（來源：VLSI Technology Symposium 2024會議論文集）；
- 2024年1月：Samsung在《Nature》正刊發表基於14nm工藝的ReRAM存內計算原型晶片成果，為全球首個先進邏輯工藝節點下的完整系統級演示