接触电阻（Contact Resistance）

3 秒看懂

维度	一句话
是什么	电流从金属导线进入半导体材料时，在界面处遇到的额外电阻
为什么重要	随晶体管微缩至纳米级，接触电阻占器件总电阻的比例急剧上升，已成为制约性能提升的核心瓶颈之一
谁最关心	先进制程晶圆代工厂、金属材料供应商、前道设备厂商

3 分钟产业解释

核心问题：当金属”咬”不住半导体

想象一根水管要接到另一个管径不同的管道——接头处总会有损耗。在芯片里，金属互连线需要与晶体管的源/漏极半导体材料形成电气连接，这个”接头”处产生的电阻就是接触电阻（Rc）。

在传统工艺节点（如 28nm 及以上），接触电阻通常只占器件总电阻的较小比例，设计者更关注沟道电阻。但当晶体管栅极长度缩小到 7nm、5nm、3nm 甚至更小时：

接触面积急剧缩小：接触孔直径从数十纳米缩减到个位数纳米
接触电阻反而不按面积比例下降：存在下限，无法无限压缩
占比飙升：在先进节点中，接触电阻可能占晶体管总电阻的 30%-50% 甚至更高[行业经验估算]

产业影响链

接触电阻过高
    ↓
器件速度下降（RC 延迟上升）
    ↓
芯片功耗增加（焦耳热 I²R）
    ↓
良率/可靠性挑战
    ↓
倒逼新材料、新工艺、新结构

谁在解决这个问题？

材料端：从传统硅化物（如 TiSi₂、CoSi₂）演进到镍硅化物（NiSi），再到研究中的接触电阻率更低的金属方案
工艺端：接触预清洁、界面处理、退火工艺优化
结构端：GAA（全环绕栅极）等新架构对接触方案提出新要求

15 分钟专家深入

一、物理本质：量子力学决定的”门槛”

接触电阻的本质并非简单的欧姆定律问题，而是涉及金属-半导体界面的量子力学势垒。

1. 肖特基势垒模型

当金属与半导体接触时，由于两者功函数（work function）差异，界面处会形成肖特基势垒（Schottky Barrier）：

        金属功函数 Φm
            ↓
    ┌───────────────┐
    │   金属 Metal   │
    └───────┬───────┘
            │ ← 界面
    ┌───────┴───────┐
    │               │  ← 肖特基势垒 ΦB
    │   半导体 Semi  │
    │               │
    └───────────────┘
        电子亲和能 χ

势垒高度 ΦB 决定了载流子越过界面的难易程度，是接触电阻的核心参数。

2. 接触电阻率 ρc

接触电阻的量化指标是比接触电阻率（specific contact resistivity），符号 ρc，单位为 Ω·cm²（或 mΩ·μm²）。

物理意义：ρc 表征单位接触面积上的接触电阻，是界面质量的本征参数。

对于给定的金属-半导体体系：

ρc 越低，接触质量越好
ρc 取决于：势垒高度、半导体掺杂浓度、温度、界面态密度

3. 隧穿主导 vs 热发射主导

接触电阻的传导机制取决于势垒宽度与载流子波长的关系：

机制	条件	特点
热发射（Thermionic）	势垒较宽、掺杂较低	载流子需”翻越”势垒，ρc 较高
场发射/隧穿（Field Emission）	势垒较窄、掺杂极高	载流子直接”穿透”势垒，ρc 大幅降低
热场发射（TFE）	中间状态	两种机制并存

关键推论：提高接触区半导体掺杂浓度是降低 ρc 的最重要手段之一。

二、先进节点的接触电阻挑战

尺寸效应

随着接触孔直径从 ~100nm 缩减到 ~10nm 量级：

因素	影响方向	物理解释
接触面积	↓↓	A = π(d/2)²，面积与直径平方成正比
Rc = ρc/A	↑↑	但 ρc 本身存在下限，无法无限降
实际 Rc	↑	总接触电阻实际上升

材料选择的困境

理想的接触金属/硅化物需要：

低势垒高度 ΦB（与半导体匹配）
低电阻率（金属本体电阻小）
良好的热稳定性（经受后续高温工艺）
与工艺兼容（不与介质层反应、可刻蚀等）

这些要求往往相互矛盾，是材料工程的核心挑战。

三、三维结构带来的新复杂性

在 FinFET 和 GAA 架构中，接触不再是简单的”平面孔洞”：

FinFET：接触需要包裹鳍片（fin）的三维表面
GAA/Nanosheet：接触需要与多层纳米片的源/漏区连接
自对准接触（SAC）：需要精确控制接触与栅极的间距，避免短路

这些结构变化增加了接触工艺的难度，也使得接触电阻的控制更为关键。

技术原理

核心物理方程

1. 肖特基-莫特理论（理想情况）

势垒高度的简化表达：

ΦB = Φm - χ      （n 型半导体）
ΦB = Eg + χ - Φm  （p 型半导体，近似）

其中：

Φm：金属功函数
χ：半导体电子亲和能
Eg：半导体禁带宽度

注意：实际界面存在大量界面态，费米能级被”钉扎”（Fermi level pinning），使得理想公式常常不适用。

2. 接触电阻率的理论模型

对于隧穿主导的情况（高掺杂）：

ρc ∝ exp(ΦB / √(N))

其中 N 是半导体掺杂浓度。

关键结论：

ΦB 降低 → ρc 指数下降
N 提高 → ρc 指数下降
两者是降低接触电阻的”双杠杆”

3. 从 ρc 到实际器件 Rc

Rc = ρc / Ac + Rspreading + Raccess

分项	含义
ρc / Ac	界面本征接触电阻
Rspreading	电流在接触区下方的扩展电阻
Raccess	电流从沟道到接触区的接入电阻

在先进节点中，Rspreading 和 Raccess 的占比往往不可忽略。

关键参数量级参考

参数	典型量级	说明
ρc（欧姆接触）	10⁻⁸ ~ 10⁻⁶ Ω·cm²	良好的欧姆接触目标量级
ρc（肖特基接触）	10⁻⁵ ~ 10⁻¹ Ω·cm²	视应用而定
先进节点单接触 Rc	数十 ~ 数百 Ω	[行业经验估算，具体工艺相关]
接触孔直径（先进节点）	10 ~ 20 nm	[未充分披露，各厂保密]

技术演进史

时间线

1960s-1970s  │ 铝（Al）直接接触硅，存在尖刺（spiking）问题
             │ → 发展 Al-Si 合金、阻挡层概念
             ↓
1980s        │ 难熔金属硅化物兴起
             │ → TiSi₂（C54相）、PtSi、CoSi₂
             │ → 大幅降低接触电阻率
             ↓
1990s-2000s  │ 铜互连时代开启（1997 IBM）
             │ → 接触方案需要与 Cu 工艺兼容
             │ → NiSi 逐渐取代 CoSi₂（65nm/45nm 节点开始）
             ↓
2010s        │ FinFET 时代（22nm/14nm/10nm）
             │ → 三维接触挑战
             │ → 自对准接触（SAC）成为标配
             ↓
2020s        │ GAA/Nanosheet 架构
             │ → 接触电阻占比进一步上升
             │ → 新材料体系研究活跃
             │ → 可能引入新金属（如 Ru、Mo、TiN 等）
             ↓
未来         │ CFET（互补 FET）、2D 沟道材料
             │ → 接触方案面临全新挑战

关键转折点

时期	变化	驱动力
Al → Al-Cu → Cu	拦截层从 Ti/TiN 演变为 Ta/TaN	互连电阻下降需求
TiSi₂ → CoSi₂ → NiSi	硅化物更薄、更均匀	微缩、热预算限制
平面 → FinFET → GAA	接触几何形状复杂化	短沟道效应控制

技术路线对比

主流硅化物/接触材料对比

材料	优势	劣势	主要应用节点	成熟度
TiSi₂	工艺成熟	窄线宽相变困难（C49→C54）	≥130nm	高
CoSi₂	窄线宽兼容好	硅消耗大、对 Ni 敏感	90nm~45nm	高
NiSi	硅消耗少、低电阻率	热稳定性较差	45nm~先进节点	高
NiPtSi	改善 NiSi 热稳定性	成本略高	先进节点	高
直接金属接触（Ru、Mo、TiN 等）	可能进一步降低 ρc	工艺整合难度大	研发中	低

说明：具体材料选择因厂商工艺而异，上述为行业共性趋势，各厂具体方案属商业机密。

接触方案的评估维度

维度	重要性	趋势
接触电阻率 ρc	核心	持续追求更低量级
硅消耗量	高	小尺寸下更为关键
热稳定性	高	需承受后续工艺温度
刻蚀选择性	中高	与介质层的区分度
可靠性（电迁移等）	高	长期使用稳定性
工艺复杂度/成本	中	量产可行性

上下游

产业链位置

上游材料                    中游制造                    下游应用
┌─────────────┐        ┌─────────────┐        ┌─────────────┐
│ 金属靶材     │        │             │        │ 先进逻辑芯片 │
│ (Ni, Pt, Co, │───────→│  晶圆代工厂  │───────→│ (CPU/GPU/SoC)│
│  Ti, Ta等)   │        │             │        │             │
├─────────────┤        ├─────────────┤        ├─────────────┤
│ 特种气体     │        │ 先进制程设备 │        │ 存储芯片     │
│ (SiH₄, NH₃)  │───────→│ (PVD/CVD/   │───────→│ (DRAM/NAND)  │
│             │        │  刻蚀/退火)  │        │             │
├─────────────┤        └─────────────┘        ├─────────────┤
│ 化学试剂     │               ↑               │ 功率/射频器件 │
│ (清洗液等)   │               │               │             │
└─────────────┘               │               └─────────────┘
                              │
                    ┌─────────┴─────────┐
                    │ 接触方案的优化贯穿  │
                    │ 材料+设备+工艺全链  │
                    └───────────────────┘

关键供应链环节

环节	代表供应商（示例，非穷举）	市场格局
金属靶材	Praxair/Linde、JX金属、TANAKA	日本厂商主导高纯度市场
PVD 设备	Applied Materials、Lam Research	寡头格局
CVD/ALD 设备	ASM International、Tokyo Electron、Lam Research	多家竞争
刻蚀设备	Lam Research、Tokyo Electron、Applied Materials	三足鼎立
快速热退火(RTA)	Applied Materials、Mattson	较集中

关键指标

量化指标体系

指标	定义	目标方向	评估方法
比接触电阻率 ρc	单位面积接触电阻 (Ω·cm²)	越低越好	TLM（传输线模型）、CTLM
接触电阻 Rc	单个接触的总电阻 (Ω)	越低越好	四探针、Kelvin 结构
接触电阻变异 (σ/μ)	接触电阻的统计分布	越小越好	大规模器件测试
热预算	接触工艺可承受的最高温度	视节点而定	工艺验证
界面态密度 Dit	界面缺陷密度	越低越好	C-V 测量、DLTS

测量方法：传输线模型（TLM）

   ┌───┐   ┌───┐   ┌───┐   ┌───┐
   │   │   │   │   │   │   │   │
   │ C │   │ C │   │ C │   │ C │
   │ o │   │ o │   │ o │   │ o │
   │ n │   │ n │   │ n │   │ n │
   └─┬─┘   └─┬─┘   └─┬─┘   └─┬─┘
     │← L₁ →│← L₂ →│← L₃ →│
     │       │       │       │
   ──┴───────┴───────┴───────┴──
         半导体传输线结构

通过改变接触间距 L，测量不同间距下的总电阻 R，拟合 R-L 曲线：

斜率 = 半导体片电阻
截距 = 2Rc（两个接触的电阻）
从而反推 ρc = Rc × W × LT（W 为宽度，LT 为传输长度）

供需与市场数据

市场定性分析

接触电阻本身不是独立的市场品类，而是嵌入在以下市场中：

相关市场	规模量级	与接触电阻的关系
先进制程晶圆代工	数百亿美元/年	接触方案是制程竞争力核心之一
半导体前道材料	百亿美元级	金属靶材、特种气体等
半导体前道设备	数百亿美元/年	PVD、刻蚀、退火设备需求
金属靶材市场	数十亿美元级	[行业报告估算]

需求驱动

AI 芯片需求爆发
        ↓
先进制程（5nm/3nm/2nm）产能扩张
        ↓
每片晶圆的接触工艺步骤增加
        ↓
对接触材料、设备、工艺的需求增长

定性判断：随着制程微缩和晶体管密度提升，接触工艺的复杂度和重要性持续上升，相关供应链受益。

代表公司与资本映射

受益链条（按产业链环节）

环节	代表公司	受益逻辑	上市情况
晶圆代工	台积电、三星、Intel	接触方案领先 = 制程领先	公开上市
金属靶材	Praxair/Linde（工业气体）、JX金属、TANAKA	高纯金属靶材需求	多为上市公司子公司
PVD 设备	Applied Materials、Lam Research	先进接触工艺需要先进 PVD	公开上市
刻蚀设备	Lam Research、TEL、Applied Materials	接触刻蚀精度要求提升	公开上市
ALD 设备	ASM International、TEL	高深宽比接触需要 ALD	公开上市
检测/量测	KLA Corporation	接触质量需要精确表征	公开上市

国内产业链

环节	代表公司	现状
金属靶材	有研新材、江丰电子、隆华科技	逐步突破，高端产品追赶中
设备	北方华创（PVD）、中微公司（刻蚀）	部分领域有突破，先进制程仍依赖进口
代工	中芯国际	先进制程受制于设备等多因素

投资逻辑

核心主线

逻辑	详细论述
微缩红利递减，材料/工艺价值提升	当晶体管尺寸无法继续快速缩小时，通过新材料和新工艺（包括接触方案）维持性能提升变得更重要，相关供应链价值量上升
AI 芯片拉动先进制程需求	高性能计算芯片需要最先进工艺，接触方案的优化直接影响芯片性能，驱动相关投资
国产替代	在地缘政治背景下，国内半导体材料和设备的国产化需求强烈，接触相关供应链存在国产替代机会

风险提示

风险	说明
技术路径不确定性	新架构（CFET、2D 材料）可能改变接触方案范式
周期性	半导体行业具有强周期性
竞争格局	设备和材料市场寡头格局，新进入者面临高壁垒
技术迭代	任何单一材料/工艺方案都可能被替代

常见误读纠偏

误读一：“接触电阻只取决于金属材料选择”

纠偏：接触电阻是金属-半导体界面的属性，不仅取决于金属本身，更取决于：

半导体侧的掺杂浓度（影响隧穿概率）
界面态密度（影响费米能级钉扎）
界面清洁度（残余氧化物、污染）
热处理工艺（影响硅化物相态和界面质量）

结论：同一种金属在不同工艺条件下，接触电阻率可能差异数个数量级。

误读二：“先进节点可以用更薄的接触层来解决问题”

纠偏：这混淆了两个概念：

接触层厚度：硅化物/金属层的物理厚度
接触电阻率 ρc：界面的本征属性

在微缩过程中，确实需要更薄的接触层以适应更小的结构尺寸，但更薄的层可能导致：

串联电阻增加（金属层本体电阻上升）
均匀性变差
可靠性下降

正确理解：微缩的核心挑战是如何在更小的接触面积下保持甚至降低总接触电阻，这需要同时优化 ρc 和接触结构设计。

误读三：“肖特基接触 = 坏的接触”

纠偏：肖特基接触并非总是”需要避免的”：

需要欧姆接触的场景：晶体管源/漏、电源连接等
需要肖特基接触的场景：肖特基二极管、肖特基势垒 MOSFET、某些传感器

正确理解：接触类型的选择取决于应用场景，关键是控制势垒高度和接触电阻率到合适的范围。

学习路径

入门阶段

阶段	内容	推荐资源
基础物理	半导体能带理论、金属功函数	《半导体物理学》（刘恩科等）或 Kittel《固体物理导论》
接触基础	肖特基势垒、欧姆接触原理	Sze《半导体器件物理》（Physics of Semiconductor Devices）第2章
工程应用	TLM 测量方法、接触工艺基础	工艺集成相关教材

进阶阶段

阶段	内容	推荐资源
材料科学	硅化物形成动力学、相图	相关期刊论文（JAP、APL 等）
先进节点挑战	FinFET/GAA 接触方案	IEDM、VLSI Symposium 论文集
计算模拟	DFT 计算势垒高度、TCAD 模拟	第一性原理软件（VASP 等）教程

一句话总结

接触电阻是金属-半导体界面的”过路费”，随着晶体管微缩至纳米级，这笔”过路费”在总成本中的占比越来越高，是先进制程性能提升的核心瓶颈之一，也驱动着材料、设备、工艺的持续创新。

延伸阅读与来源

学术经典

文献	类型	要点
Sze, S. M. Physics of Semiconductor Devices, 3rd Ed.	教科书	金属-半导体接触章节是基础必读
Murarka, S. P. Silicides for VLSI Applications	专著	硅化物工艺的经典参考
IEDM / VLSI Symposium 年度论文集	会议	最新接触方案研究前沿

行业报告

来源	内容
IMEC（比利时微电子研究中心）年度技术论坛	先进节点接触方案展望
IRDS（国际器件与系统路线图）	接触电阻趋势预测
各大晶圆代工厂技术发布会（TSMC、Samsung、Intel）	节点级接触方案披露

说明

本文中的具体数值（如 ρc 量级、接触孔尺寸）为行业经验估算或公开文献的典型范围，具体工艺数据属厂商机密，未充分披露
推荐资源为学习入口，具体阅读需结合个人专业方向

本文为技术概念学习页，仅供研究参考，不构成投资建议。技术事实以厂商官方披露和同行评审学术文献为准。