C4 凸点（Controlled Collapse Chip Connection）

3 秒看懂

C4 凸点是芯片倒装焊接到封装基板的核心互连技术——芯片面朝下，通过阵列排列的焊料凸点”塌陷”连接，实现数千个 I/O 的高密度电气互连。它是从高端处理器到 HBM 堆叠中，“把芯片焊上去”的基础工艺。

3 分钟产业解释

这是什么？

C4（Controlled Collapse Chip Connection，可控塌陷芯片连接）是一种倒装芯片（Flip-Chip）焊接技术。芯片有源面朝下，通过预先制备的焊料凸点阵列与封装基板直接对准、回流焊接，形成电气与机械连接。

为什么重要？

• 传统引线键合的 I/O 密度受限于芯片边缘，封装面积大
• C4 凸点可布满芯片整个有效面积，I/O 数量提升数倍至数十倍
• 电气路径更短，信号完整性更优，适合高频/高速应用

产业位置

晶圆制造 → [凸点制备 (C4 bumping)] → 倒装焊接到基板 → 封装测试
                                        ↑
                              这一步就是 C4 的核心应用

关键认知：C4 不是一种”新”技术，而是 1960 年代由 IBM 发明、沿用至今的成熟封装互连方案。几乎所有高端处理器（CPU、GPU、APU）的最终封装都依赖 C4 或其演进形态。

15 分钟专家深入

C4 的核心地位

在先进封装的语境中，C4 凸点是第一级互连（die-to-substrate）的主流方案：

注：具体间距数字因厂商世代、工艺节点而异，上表为行业通用量级估算

C4 的工作原理

              回流焊接前                    回流焊接后

          ┌─────────────┐              ┌─────────────┐
          │    芯片 Die  │              │    芯片 Die  │
          │             │              │             │
          │  ●    ●    ● │  ← 凸点      │  ●    ●    ● │
          │             │              │  ╲  ╱  ╲  ╱  │ ← 焊料塌陷
          │  ●    ●    ● │              │  ●    ●    ● │    自对准
          │             │              │             │
          └─────────────┘              └─────────────┘
                   ↓                           ↓
          ┌─────────────┐              ┌─────────────┐
          │   封装基板    │              │   封装基板    │
          │  ○    ○    ○ │  ← 焊盘      │  ●    ●    ● │ ← 形成连接
          └─────────────┘              └─────────────┘

关键机制：

• 焊料在回流温度下熔融，表面张力驱动芯片自对准，精度可达 ±2μm
• “可控塌陷”指通过 UBM（凸点下金属化层）和焊盘设计，控制焊料流动范围

凸点结构解剖

         芯片铝焊盘 (Al pad)
              │
         ┌────┴────┐
         │ UBM 层   │  ← 凸点下金属化层（Under Bump Metallization）
         │ Ti/Cu/Ni │     作用：阻挡层、润湿层、防止焊料侵蚀铝
         └────┬────┘
              │
         ┌────┴────┐
         │ 焊料凸点  │  ← C4 bump 主体
         │  (SnAg 等)│
         └─────────┘

UBM 是关键：它是芯片与焊料之间的”界面工程师”。典型 UBM 结构为多层金属薄膜堆叠（如 Ti/Cu/Ni/Au 或 Ti/Cu/Ni），具体配方因厂商工艺而异。

技术原理（最深）

焊料塌陷力学

C4 的核心技术原理是可控塌陷（Controlled Collapse）：

1. 表面张力自对准

焊料熔融后，系统追求最小表面能，液态焊料表面张力将芯片拉向最佳对准位置：

对准驱动力 F ∝ γ × P × sin(θ)

γ = 焊料表面张力
P = 凸点周长
θ = 接触角偏差

2. 塌陷高度控制

芯片重量 + 焊料表面张力 → 平衡态塌陷高度

塌陷高度 h ≈ h₀ × (1 - 重力/表面张力约束)

h₀ = 初始凸点高度

如果焊料过多或间距过小，相邻凸点可能发生桥连短路，因此需要精确控制：

• 凸点体积（高度、直径）
• 间距（pitch）
• 焊料成分与润湿性

焊料材料体系

注：具体合金配方因应用场景而异，上表为常见示例

关键工艺参数（定性）

注：以上为行业通用量级估算，具体数值因厂商、世代、应用而异，参考 [行业通用知识]

凸点制备工艺流程

电镀法（主流）：

晶圆 → 光刻定义凸点位置 → 溅射/蒸镀 UBM → 电镀光刻胶开窗
→ 电镀焊料 → 去胶 → 回流成球 → 测试

植球法（替代方案）：

晶圆/基板 → 涂助焊剂 → 放置预制焊球 → 回流 → 清洗

蒸发法（早期、高精度）：

通过掩模蒸发金属 → 形成凸点 → 回流成球

电镀法是目前主流，因为可实现精细间距、与晶圆厂工艺兼容性好。

技术演进史

1964   IBM 发明 C4 技术，用于 System/360 大型机
  │
  │    [SnPb 焊料主导期，间距逐步缩小]
  ↓
1990s  倒装芯片技术从高端走向普及，Intel Pentium Pro 等采用
  │
  │    [RoHS 指令 (2006) 推动无铅化]
  ↓
2000s  SAC 无铅焊料逐步替代 SnPb；间距持续微缩
  │
  │    [2.5D/3D 封装兴起，μ-bump 需求增长]
  ↓
2010s  Cu pillar bump 作为 C4 演进方案兴起，支持更细间距
  │    IBM、Intel、台积电等推进先进封装
  │
  │    [HBM 规模量产，驱动微凸点技术成熟]
  ↓
2020s  C4 仍为主流 die-to-substrate 方案；
       μ-bump 用于 2.5D/3D；Hybrid Bonding 挑战更细间距
       （<10μm 甚至亚微米级）
  ↓
未来   混合键合可能部分替代 μ-bump，但 C4 仍是 die-to-substrate 主流

关键技术节点

铜柱凸点（Cu Pillar Bump）的兴起：

传统 C4 是纯焊料凸点；Cu pillar 是在铜柱顶部加薄层焊料（solder cap），优势：

• 铜柱提供机械支撑，可实现更高凸点 / 更小间距
• 减少焊料量，降低桥连风险
• 更好的电迁移（EM）性能

Cu pillar 目前广泛用于先进处理器 die-to-substrate 连接，是 C4 的重要演进形态。

技术路线对比

C4 vs 竞品互连技术

注：间距数字为行业通用量级估算，具体因厂商工艺而异

选择逻辑

Die-to-Substrate: C4 凸点 / Cu Pillar → 主流选择
Die-to-Die (2.5D): μ-bump → HBM、interposer 方案
Die-to-Die (3D, 细间距): Hybrid Bonding → 最前沿，成本仍高

上下游

上游

中游

下游

关键指标

供需与市场数据

市场规模（估算）

全球先进封装市场中，倒装芯片（FC）是最主要的封装形式之一：

• 先进封装市场整体规模需以 Yole、TechSearch、Gartner 等报告的最新原文口径为准；本页未锁定可复核来源，因此不写入具体规模或 CAGR 数字。
• 倒装芯片封装在其中占比显著，是高端芯片的标配工艺
• C4 bumping 服务是晶圆级封装（WLP）的核心环节

注：具体市场数字需参考 Yole、TechSearch、Gartner 等行业报告，此处仅做定性描述，不编造精确数字

供需格局

• 产能集中：主要 bumping 产能集中在台积电、日月光、Amkor、JCET、PTI 等
• 高端紧张：先进节点 + 细间距 bumping 产能跟随先进封装整体趋紧
• 地域分布：东亚（中国台湾、中国大陆、日本、韩国）为主要产能集中地

代表公司与资本映射

注：封装技术涉及众多厂商，上表为主要玩家，非穷尽列表

投资逻辑

核心投资主题

1. 先进封装产能扩张 = C4/Bumping 产能扩张

高端芯片（AI GPU、HPC CPU、HBM）均采用倒装芯片封装，C4 bumping 是瓶颈产能之一。先进封装产能的资本开支增长直接带动 bumping 设备与服务需求。

2. 精细化趋势推动单 Die 价值量提升

更细间距 → 更高工艺难度 → 更高单价。从传统 C4 到 Cu pillar bump，单位面积价值量上升。

3. 国产替代逻辑（中国大陆）

先进封装核心产能长期由海外/中国台湾厂商主导，中国大陆封测厂（长电、通富等）正在追赶，存在国产化份额提升的逻辑。

风险点

• 封装技术迭代可能改变互连方案（如 hybrid bonding 对 μ-bump 的替代）
• 产能周期性：下游需求波动影响利用率
• 地缘政治风险影响供应链

常见误读纠偏

误读 1：“C4 凸点是一种过时技术，正在被淘汰”

纠偏：C4（及 Cu pillar bump）仍是 die-to-substrate 互连的绝对主流。即便是最先进的 AI GPU（如 NVIDIA H100/H200/B200），其 die 与有机基板的连接仍然依赖 C4/Cu pillar 凸点。所谓”被淘汰”的是更早的引线键合方式，C4 本身依然不可替代。

误读 2：“C4 凸点和 μ-bump 是同一回事”

纠偏：两者在应用场景和尺寸规格上有本质区别：

• C4：用于 die-to-substrate（芯片焊接到封装基板），间距通常 100-250μm
• μ-bump：用于 die-to-die（如 HBM 堆叠、2.5D interposer），间距通常 40-55μm

两者都是”凸点”，但工艺要求、材料、设备完全不同。混淆会导致对封装层级的错误理解。

误读 3：“Hybrid bonding 会很快取代所有凸点技术”

纠偏：Hybrid bonding 在超细间距（<10μm）场景有优势，但目前设备昂贵、良率挑战大、成本高。在 die-to-substrate 层级（需要支撑芯片重量、吸收热膨胀失配），焊料凸点的机械容错性远优于 hybrid bonding。可预见的未来内，C4/Cu pillar 仍是 die-to-substrate 主流，hybrid bonding 主要竞争的是 die-to-die 细间距应用。

学习路径

入门（建立直觉）

1. 理解倒装芯片概念：搜索”Flip Chip packaging basics”，看 Intel/AMD 的封装科普视频
2. 认识封装层级：区分 die-to-substrate、die-to-die、package-to-board 的不同互连层

进阶（掌握技术）

3. 学习 C4 工艺流程：阅读 IMAPS（International Microelectronics Assembly and Packaging Society）的基础教程
4. 理解 UBM 设计：UBM 是 C4 的”隐藏核心”，需要理解多层金属堆叠的材料学逻辑
5. 比较不同 bumping 方案：C4、Cu pillar、μ-bump 的工艺差异与应用场景

深入（产业视角）

6. 关注先进封装产能动态：跟踪台积电 CoWoS、日月光等产能扩张新闻
7. 阅读行业报告：Yole Développement 的先进封装年度报告是最权威的行业参考
8. 理解供应链瓶颈：为什么 bumping 产能是 AI 芯片的”卡脖子”环节之一

一句话总结

C4 凸点是将芯片”焊”到封装基板的基础互连技术——发明于 1960 年代，至今仍是每一颗高端处理器不可或缺的关键工艺，其产能与精度直接制约着先进芯片的交付能力。

延伸阅读与来源

技术参考

• IBM C4 技术原始文献：L.F. Miller, “Controlled Collapse Reflow Chip Joining,” IBM Journal of Research and Development, 1969（开创性论文）
• IPC 标准：IPC-7095（BGA 设计与组装工艺）、IPC/JEDEC J-STD-020（湿度敏感性）等
• IMAPS 教程：国际微电子与封装学会的技术会议与教程材料

行业报告

• Yole Développement：《Status of the Advanced Packaging Industry》年度报告（权威市场数据来源）
• TechSearch International：封装技术与市场分析

教科书

• 《Microelectronics Packaging Handbook》（Rao Tummala 等著）—— 封装领域的经典教材
• 《Electronic Packaging: Design, Materials, Process, and Reliability》

行业资讯

• EETimes、SemiEngineering：封装技术深度报道
• AnandTech / Tom’s Hardware：高端芯片封装拆解分析

本页技术事实基于行业通用知识整理，具体厂商规格以官方发布为准。市场数据需以最新行业报告为依据。