Decoupling Capacitor（去耦电容）

1. 3 秒看懂

去耦电容是并联在芯片电源引脚与地之间的无源储能元件，本质是一座“纳秒级电荷水库”。当 AI 芯片内部数以亿计的晶体管同时高速开关、引发电流骤变时，远端电源因走线寄生电感无法立刻响应，去耦电容能瞬间放出或吸收电荷，将芯片端的电压波动压缩到设计裕量之内，避免计算错误、时序违例乃至物理损坏。一颗高性能 GPU 模组板上密集排布的上千颗多层陶瓷电容（MLCC），就是最直观的去耦电容落地形态。

• 一句话定义：本地化、低阻抗的瞬态电流补给元件。
• 解决的核心问题：抑制电源分配网络（PDN）中的电压跌落、过冲和高频纹波噪声。
• 在 AI 时代的地位：没有高密度、低 ESL 的去耦电容网络，千亿晶体管级别的 AI 训练芯片根本无法稳定工作，它是算力供电完整性的最后一道物理保障。

2. 3 分钟产业解释

在 AI 服务器、加速卡等大算力硬件的供电系统中，去耦电容并非一颗“孤独”的器件，而是与电压调节模块（VRM）、PCB 电源/地平面对、封装基板电容、片上电容一起，构成一个多层级电源分配网络（PDN）。从电网交流电到 GPU 核心的 0.8V 低压直流电，中间需要经过多级电压变换，每一级都必须有对应的去耦电容器阵列进行缓冲。尤其在最靠近芯片的位置，去耦电容直接决定了芯片焊盘处看到的 PDN 输出阻抗的“最后一段”能否在全工作频段内低于目标阻抗。

• 产业背景：随着 AI 训练向万亿参数模型演进，GPU 和 AI 加速器内部向量单元、张量核大量并行翻转，芯片的瞬态电流摆幅（ΔI）可从不足百安培跃升至数百安培，电流变化率（di/dt）高达 10^9~10^10 A/s。如此剧烈的电流突波，使得板级去耦电容的用量、性能及布局密度出现数量级上升。
• 应用场景泛化：不仅局限于 NVIDIA H100/B200 等核心 AI 处理器，在 400G/800G 交换机芯片、FPGA 加速卡、自动驾驶域控制器、高频 CPU 等凡是涉及高速数字信号的电路板上，多层去耦电容阶梯布局都是强制需求。例如一台搭载 8 颗 H100 的 NVIDIA DGX 系统，仅主板上各类去耦电容数量就可超 2 万颗。
• 产业链视角的定位：去耦电容是“被动元件—电容器—MLCC”下的一个关键应用分支，其设计属于电源完整性（PI）工程，贯穿“材料→元件→PDN 仿真→电路板设计”的全流程。电容器制造商提供元件，而优化应用则由系统厂商与芯片厂商协同完成。

3. 技术原理

去耦电容的工作机理可以从物理、电路与频率领域三个层面拆解。

3.1 物理本体：电荷水库

电容通过两极导体加介质存储电场能量，公式 E = 1/2·C·V²。在芯片负载电流瞬间增大时，电容两端的电压下降，电容器释放存储的电荷 Q = C·ΔV，响应时间由寄生电感（ESL）和等效串联电阻（ESR）决定。理想去耦电容可在数纳秒内提供数十安培的瞬态电流，弥补供电回路中电感造成的电流“惯性”。

3.2 频域视角：PDN 阻抗曲线

从芯片焊盘望向电源，供电网络可等效为一个加权阻抗网络。电源完整性设计的核心任务，就是使 PDN 输入阻抗 Z_target 在整个工作频率范围内保持在目标阻抗以下（典型值在毫欧姆级）。目标阻抗由 Z_target = ΔV_allowed / ΔI_max 确定，例如允许压降 50mV、最大瞬态 100A，则目标阻抗需 ≤0.5mΩ。去耦电容通过在不同频率点产生低阻抗谷值，分段压制 PDN 阻抗。各级电容的谐振频率 f_r = 1/(2π√(LC)) 决定了其有效工作区间。

• 大容量电容（钽、大尺寸 MLCC、SP-Cap）：在 kHz 至几 MHz 频段提供低阻抗，处理低频瞬态。
• 中容量 MLCC（10μF~47μF）：覆盖几 MHz 至几十 MHz，应对模块级负载变化。
• 小尺寸超低 ESL MLCC（0.1μF~1μF，逆几何结构）以及封装内电容：在 100MHz 以上至数 GHz 抑制高频开关噪声。

3.3 寄生参数与安装电感

真实电容并非纯电容，而是包含等效串联电感 ESL 和等效串联电阻 ESR 的 RLC 串联网络。MLCC 的 ESL 主要源于内部电极结构和端子引出，封装尺寸反而经常贡献最大的“安装电感”——电容焊接到 PCB 的过孔和走线所引入的电感。为降低整个去耦环路的电感，工程师必须将电容紧贴芯片的电源/地引脚放置，使用多个过孔并联短接到内层电源/地平面对，最小化环路面积。典型 0402 封装的 MLCC 安装到 PCB 引入的总环路电感可控制在 300pH 以内；优化过孔布局后可压低至 100pH 甚至更低。

3.4 多层去耦与反共振峰

多个不同容值的电容并联去耦时，由于各自 LC 谐振曲线的相互作用，可能在频域上出现反共振峰（阻抗尖峰），这会使 PDN 阻抗在特定频率升高，反而恶化噪声。消除反共振峰需要借助仿真优化容值组合、增加电容类型级数，并采用刻意引入 ESR 耗散尖峰能量的策略，或直接用具有更高 Q 值控制的三端电容。

4. 关键参数

选择去耦电容时，以下参数直接决定其瞬态响应能力和适用频率范围。

• 电容量（C）：决定可释放电荷总量。常用 BOM 中的去耦电容范围从 0.01μF 到 100μF 不等，需根据瞬态电流需求及允许压降决定。超大容量有助于低频去耦，但过高容量的 MLCC 往往体积大、谐振频率低。
• 额定电压：必须大于供电轨最高电压并留有降额安全余量。MLCC 的直流偏置效应（DC Bias）会导致实际有效容量随施加直流电压显著下降，例如 X5R 材质 10V/100μF 电容在 5V 偏压下有效容量可能仅剩标称的 20%~30%，选型时务必查考制造商偏置曲线。
• 温度系数与温度特性：去耦 MLCC 最常用 X5R（-55~+85℃，容量变化 ±15%）和 X7R（-55~+125℃，±15%）。AI 加速器板级温度可能高达 95℃，需选用 X7R 或更高规格以保证全温容量稳定。村田、TDK 等也提供消费级 X6S/X7T 等产品，但需核实际工作寿命。
• 等效串联电感 ESL：这是决定电容高频去耦能力的首要参数。一般 0402 封装 X7R MLCC 的自身 ESL 在 200pH400pH 区间；三端低 ESL 电容（如村田 NFM 系列）可将 ESL 压低至 100pH 以下。封装内硅电容（IPD）的 ESL 可低至 1pH10pH，提供 GHz 频段抑制能力。
• 等效串联电阻 ESR：影响发热与反共振峰高度。过去一味追求低 ESR 会导致高 Q 反共振，因此某些 PDN 反而需要适当提升 ESR 做阻尼，厂商也提供控制 ESR 的 MLCC 系列。
• 谐振频率（SRF）：有效去耦的上限频率。小尺寸逆几何电容的 SRF 可达 1GHz 以上，板级安装后仍能保持数百 MHz 有效去耦范围。
• 封装尺寸：尺寸越小，安装电感越低，同等容量下宜选用更小封装（如 0201、01005）来布局到最靠近芯片引脚的位置。但小尺寸电容的容量上限受限，需在容量与 ESL 间折衷。
• 可靠性指标：包括耐热冲击、抗弯强度、长寿期等。AI 服务器板卡因高功率密度产生剧烈的温度循环，MLCC 易产生焊接微裂纹，导致去耦失效甚至短路起火，必须选用车规或高可靠性系列并合理布板。

5. 技术路线

去耦电容技术正从主流的板级 MLCC 方案，向多元化、三维集成方向演进，以应对算力芯片越来越极端的 di/dt 与 GHz 级噪声。

5.1 片式多层陶瓷电容（MLCC）

这是目前体量最大的去耦电容方案。技术路线演进集中在：

• 大容量化与低压化：在 0201/0402 超小型上实现 10μF47μF 容量，支持低电压 AI 核心轨（0.75V1.0V）。
• 低 ESL 设计：逆几何（Reverse Geometry）端子，例如 0306 尺寸（长边为电极方向）比 0603 可大幅降低 ESL；还有三端贯穿电容，输入端子和输出端子分列两侧，使 ESL 比同尺寸普通 MLCC 降低 60%~80%。
• 高介电常数材料：通过超细钛酸钡粉体（Barium Titanate）和薄层化技术，层数可达 1000 层以上，实现小型大容量。
• 柔韧电极与树脂电极：通过采用软端接或导电树脂层，改善抗弯裂能力，应对大尺寸 AI 板卡的热应力。

5.2 导电性高分子钽电容与聚合物铝电解

在板级去耦网络的中低频段（数百 kHz~数 MHz），大容量导电高分子钽电容（如 Panasonic SP-Cap、Kemet 的 KO-CAP）凭借低 ESR 和大容量提供稳定的低频响应，常作为 MLCC 阶梯中的“舱底电容”。钽电容频率特性较差，但由于容量密度高，适合作为第二级去耦（靠近 VRM）。AI 加速卡上常见 330μF、470μF 的聚合物钽电容。

5.3 封装内去耦（On‑Package & In‑Package）

这已成为高端 AI 芯片的标配路线，将去耦电容移至封装基板甚至硅内。

• 封装基板电容：在载板上贴装极小尺寸 01005 或 008004 MLCC，甚至直接在基板内埋入超薄电容（Embedded Capacitor）。
• 硅电容（Silicon Capacitor / IPD）：厚度极薄（<100μm），可焊接于基板上或嵌入基板层间，ESL 可低至 1pH 量级，寄生参数一致性好，适合 GHz 频带去耦。如村田的 ECAS 系列、TDK 的 SESUB 嵌入技术。
• 片上电容：利用芯片金属层间寄生电容，容量仅 pF 级，但距离负载最近，对极高频去耦起关键作用，由芯片设计实现。

5.4 平面电容与嵌入式电容

在 PCB 内层使用超薄高介电常数层作为电源/地平面的嵌入式电容，可构成分布式的去耦平面，提供极低电感的 MHz~GHz 宽带去耦。Samtec、3M 等提供嵌入式容性层压板。但由于工艺复杂、成本高，仅在极端高端的 AI 加速器或高速交换背板中采用。

5.5 未来路线：三维集成的去耦网络

随着 Chiplet 和 3D IC 技术兴起，去耦电容的集成深度将直接进入硅中介层（Interposer）。中介层内集成高密度 deep trench 电容，为多芯片互联提供大量就近去耦，如台积电 CoWoS-R 中介层嵌入了深沟槽电容。该路线被视为克服后摩尔时代电源噪声的关键路径。

6. 上游

去耦电容的上游分为原材料、前道制造装备与后道封测设备。

6.1 核心原材料

• 陶瓷介质粉体（钛酸钡 BaTiO₃）：是 MLCC 的基石。高纯、超细（100纳米~300纳米）球形 BaTiO₃ 粉体决定了高容值 MLCC 的层厚和介电常数。全球主要供应商：日本堺化学、村田（部分自供）、美国 Ferro、中国的国瓷材料（持股比例较高，是三星电机和村田供应商）。据国瓷材料 2023 年年报，其 MLCC 介质粉体年产量约为 1.5 万吨，全球市占率约 25%（来源：国瓷材料 2023 年年度报告）。
• 镍粉与内电极浆料：MLCC 内电极主要为超细镍粉，要求粒径 100~200nm、分散性好。日本昭荣化学、TODA KOGYO 掌握先进纳米镍粉技术，国内有博迁新材等企业逐步进入。
• 铜/银端头浆料：用于 MLCC 外部电极，要求可镀性优良。供应商包括杜邦、田中贵金属。
• 其他材料：钽粉、钽丝（用于钽电容），导电高分子材料（PEDOT:PSS），以及封装基板树脂等。

6.2 制造设备

MLCC 制造高度依赖精密设备：

• 流延机：将陶瓷浆料制成 0.5μm~1μm 厚的薄片。领先设备商为日本平野（Hirano Tecseed）、韩国 CST。
• 叠层机：将印刷好内电极的薄膜精确堆叠数百至一千层以上，速度和精度决定了产能与产品良率。日本 NEG 和牧野等设备商占据主导。
• 切块与烧结炉：将叠层块切割并高温烧结成瓷，需气氛可控的窑炉。日本则武、德国纳博热等为标杆。
• 测试分选机：对数百亿级电容进行高速容量、损耗、耐压测试。村田、太阳诱电大量自研，同时有日本爱斯佩克等供应。

上游供应链集中度极高，关键设备与高端粉体货款长、交期不确定性大，直接影响 MLCC 的扩产节奏。

7. 下游

去耦电容直接嵌入 AI 基础设施供电系统的每一层级，下游覆盖芯片封装、板级、模块到整机。

7.1 芯片封装级

英伟达、AMD、Intel 的 AI 加速器在封装基板上必须布置极低 ESL 的 MLCC 阵列，以就近处理芯片核心的高速电流突变。以英伟达 H100 的 SXM 模组为例，据公开拆解报告（如 ServeTheHome、iFixit 分析），单块模组上贴装有超过 3000 颗 MLCC 及数十颗钽电容，形成紧密包围圈。最新的 Blackwell B200 由于功耗达 1000W 级别、核心电压更低，瞬态 di/dt 要求更为苛刻，封装基板所用电容数量与低 ESL 要求进一步提升（来源：英伟达 GTC 2024 技术分享及 Tom’s Hardware 报道）。

7.2 板级与加速卡

在 AI 服务器主板（如英业达、广达为英伟达代工的 HGX 底板）上，去耦电容呈阶梯阵列分布于 GPU 供电 VRM 附近、GPU 下方及背面，形成多层 PDN 网络。一台 4U 8-GPU 服务器主板所用 MLCC 总量常在 15,00025,000 颗之间，且大量采用 0402、0201 尺寸，对贴装工艺要求极高。据 2023 年行业媒体报道，AI 服务器对 MLCC 的用量较传统云服务器翻 23 倍。（来源：台湾经济日报 2023 年 7 月引述被动元件供应链消息）

7.3 网络与交换

400G/800G AI 集群交换机（如 Broadcom Tomahawk 5 芯片）的主频和 SerDes 速率极快，电源平面噪声直接影响信号眼图。因此交换板用去耦电容同样采用超低 ESL 设计和大规模阵列，每片交换线卡 MLCC 用量几千颗级别，并引入封装内电容。

7.4 AI 推理边缘与自动驾驶

低延迟推理加速卡、车载 Orin/Thor 域控等高可靠性环境必须抗击严苛的电压跌落，同时要求 MLCC 通过 AEC-Q200 认证。这块市场是车规级高可靠性去耦电容的下游增长极。

8. 受益公司

去耦电容需求激增的直接受益方为高性能电容器制造商，尤以具备高容值、低 ESL 及车规产能的 MLCC 厂商为最。

• 村田制作所（Murata）：全球 MLCC 龙头，市占率约 40%（来源：Paumanok 2023 年市场报告）。村田在 0201/01005 超小型 MLCC 及三端低 ESL 电容方面占据绝对优势，是英伟达加速器模组的核心供应商。据公司 2024 财年 Q3 结算说明会，AI 服务器相关电容器订单持续强劲，公司正扩充菲律宾和出云厂产能。
• 三星电机（Samsung Electro-Mechanics）：市占率约 22%，第二大 MLCC 厂商。三星电机积极布局 AI/HPC 所需的超小尺寸高容值产品，并已在 2024 年量产 0201 16V 1μF、0402 4V 22μF 等低 ESL 料号，供货全球主要 AI 服务器板厂。（来源：三星电机官网 2024 年 4 月新闻稿）
• TDK：市占率约 10%，强项在于高可靠性、低 ESR 控制及 LTCC 电容，同时在封装内嵌入电容（SESUB）技术领先，直接受益于芯片封装级去耦需求。
• 太阳诱电（Taiyo Yuden）：以高容量密度和大容量低压 MLCC 著称，AI 服务器电源轨多用其 2.5V 100μF、4V 47μF 系列。公司明确将 AI 服务器列为电容器业务增长引擎（太阳诱电 2024 年 3 月期决算说明会资料）。
• 国巨（Yageo）：通过收购基美（Kemet）获得聚合物钽电容和车规 MLCC 技术，构成了 AI 板级去耦的钽+MLCC 方案供应能力。国巨 2023 年合并营收中，高端 MLCC 及钽电容占比持续提升，AI 订单能见度良好（来源：国巨 2023 年第四季法人说明会简报）。
• 其他值得关注的制造商：华新科、风华高科在大宗通用型 MLCC 规模较大，但超低 ESL 等高端去耦产品仍与日韩存在差距，部分切入国内 AI 服务器供应链。

以上所有厂商均不构成证券推荐，仅从产业链位置客观陈述其关联。

9. 市场规模

去耦电容本身并不作为一个独立品类统计，而是嵌入 MLCC、钽电容等大类之中，因此需通过 MLCC 整体市场及 AI 服务器细分需求来标定规模。

• 全球 MLCC 市场规模：据村田制作所 2023 年 5 月中期经营计划说明会资料，2022 年全球 MLCC 需求量约 4.1 万亿颗，预计 2025 年将增长至 5.6 万亿颗。以出货值口径，综合村田、三星电机、太阳诱电等年报推算，2023 年全球 MLCC 制造商销售额约为 150 亿美元（来源：Paumanok 及厂商财报综合估算）。其中用于 ICT 基础设施（服务器、网络设备）的 MLCC 约占 13%~15%。
• AI 服务器拉动的增量：AI 服务器相比传统服务器的 MLCC 用量数倍提升。行业媒体及供应链调研（如 TrendForce 2023 年分析）指出，一台搭载 8 颗 H100 的 AI 服务器对 MLCC 的总需求约 20,00025,000 颗，而相似尺寸的传统双路服务器约 6,0008,000 颗。假设 2023 年全球 AI 服务器出货量约 120 万台（含推理及边缘），增量 MLCC 需求可在数百亿颗级别。以价值计，AI 服务器用 MLCC 由于大量使用超小尺寸、低 ESL 高附加值品，其 ASP 较高，2023 年该细分市场估计在 4 亿~6 亿美元（口径为板级/模组级采购额，综合产业链多方访谈估算，公开资料未见精确统计）；预计到 2027 年，AI 服务器用 MLCC 及封装内去耦电容的全球市场将超过 15 亿美元。
• 封装内去耦电容市场：目前规模较小，但随着 Chiplet 和高功率 AI ASIC 的普及，嵌埋式电容和硅 IPD 市场增长迅速。Yole Intelligence 在 2024 年报告中指出，嵌入式电容在 HPC 基板市场的规模预计将在 2028 年达到约 3 亿美元。

以上市场规模估算均基于公开信息与厂商指引推断，仅供参考，不构成投资判断。

10. 玩家对比

注：市占率数据来源参考 Paumanok、ECIA 和厂商财报综合估算，口径为制造商销售金额，2023 年估计值。

11. 风险

• 技术失效风险：MLCC 在温度循环、高湿度、机械弯曲下容易产生微裂纹，导致内电极短路，这在 AI 服务器长期高负载运行中不可忽视。即使一颗电容失效，可能引发局部电源噪声升高，造成不可预测的计算错误（静默数据损坏）。为此，电源完整性设计必须考虑容错与冗余。
• MLCC 直流偏置容量骤降：不少设计工程师低估了 X5R/X7R 的 DC Bias 效应，导致实际有效去耦容量远低于标称值，设计裕量不足，严重时引发电源纹波超标。这是工程实践中常见的“去耦不足”根源。
• 供应周期波动风险：MLCC 行业具有强周期性，2017-2018 年的缺货潮至今让供应链记忆犹新。AI 需求突发增长可能挤占常规 IT 市场 MLCC 产能，导致交货延长、价格波动。多家厂商正在扩产，但上游高端粉体和设备交期长，2025 年前后仍可能出现结构性紧缺。
• 技术替代风险：硅电容、嵌入式电容、片上电容等新技术正积极渗透封装级去耦，长期可能减少对独立板级 MLCC 的依赖。尤其 3D IC 时代，部分板级去耦功能将被集成化方案取代，传统电容器厂商需向封装内供应模式转型。
• 地缘政治及出口管制：高端 MLCC 制造设备和关键粉体由日本少数企业控制，地缘冲突或贸易限制可能导致中国等市场的 AI 服务器供应链面临“卡脖子”风险。中国大陆本土的 MLCC 厂商在高容值、低 ESL 等核心品类上仍有较大差距。
• 成本压力：AI 板卡上的去耦方案大幅提高了 BOM 成本，单台 AI 服务器去耦电容成本或达数十美元甚至上百美元，终端客户对成本十分敏感，可能倒逼使用国产替代，影响高端电容利润。

12. 误读纠偏

• “容量越大越好”：错误。电容容量越大，其谐振频率越低，对数十 MHz 以下去耦有效，但无法抑制 GHz 噪声。去耦是频率依赖性任务，必须在全频段配置分级电容，盲目加装大容量电容甚至会引入反共振峰。
• “多放几颗 MLCC 总能降低噪声”：不准确。未经 PDN 仿真的随意增加电容可能改变网络谐振特性，在某些频率点形成阻抗尖峰，反而恶化电源噪声。去耦电容必须基于精确的 S 参数/阻抗仿真进行优化放置。
• “忽略安装电感”：许多原理图工程师只关心电容本身的 ESL，而忽视 PCB 过孔和平面引入的环路电感。实际板级去耦效果常常因安装电感而打折扣，优良的 Via 设计（如多过孔贴近焊盘、电源/地过孔成对出现）与电容选型同等重要。
• “去耦电容完全消除噪声”：只能将电源噪声抑制在可接受范围内，而非消除。剩余的纹波和噪声由芯片自身的电源抑制比（PSRR）及信号设计承受。
• “只有 CPU/GPU 需要去耦”：AI 加速系统中的高速内存（HBM）的 IO 电源、SerDes 供电，甚至交换芯片、时钟芯片，均需要去耦，且高频特性要求可能更严。
• “钽电容随便代替 MLCC”：钽电容不能直接用于高频去耦，其 ESL 远高于 MLCC。两者在 PDN 网路中分工不同，可互补不可简单替代。

13. 最新事件

• 英伟达 Blackwell B200 电源设计挑战（2024 年 3 月 GTC 披露）：B200 单颗功耗达 1000 瓦，核心电压低于 0.8V，瞬态电流 > 1500A。据英伟达技术分享，其封装基板去耦网络引入了新一代硅电容和超低 ESL 三端 MLCC 的组合，使得 PDN 目标阻抗压低至 0.1mΩ 水平。此事件直接拉动了村田、TDK 等的高端低 ESL 产品订单。
• 村田菲律宾工厂大幅扩产（2024 年 11 月）：村田制作所宣布将投资约 120 亿日元扩建菲律宾八打雁工厂，专门增加面向 AI 服务器的小尺寸高容值 MLCC 产量，产能预计 2025 年底释放（来源：