定向自组装（DSA）技术

1. 3 秒看懂

定向自组装（Directed Self-Assembly，DSA）是一种利用嵌段共聚物在化学或物理引导图案下自发排列成纳米级周期性结构的图形化技术。它被视为 “后 EUV 时代的图案化补充路线”，能够以相对简单的工艺实现亚 10 nm 甚至 5 nm 以下的特征尺寸，目标是在不片面依赖下一代光刻机的情况下，为先进逻辑、存储器及新型纳米器件提供高分辨率、低成本的图形转移路径。

2. 3 分钟产业解释

核心价值：DSA 用“自下而上”的化学相分离替代或辅助“自上而下”的光学投影，将传统光刻的精度压力部分转移给材料自身的组装能力。其最直接的产业诱因是——随着单次 EUV 光刻成本飙升，多层、多图案工艺的复杂度激增，业界需要一条可以降低光刻层数、简化工艺流程、同时获得密集线条/孔洞阵列的互补技术通道。

工作原理简述：

• 先用传统 193i 浸没式光刻或 EUV 光刻在晶圆表面制作相对宽松的“引导图案”。
• 再涂覆嵌段共聚物（如 PS-b-PMMA），在热退火或溶剂退火条件下，不同聚合物链段因化学不相容而相分离，并沿着引导图案的化学/物理边界定向排列。
• 随后用选择性刻蚀去除一种聚合物，形成比引导图案精细数倍的纳米图形，再转移至下层薄膜。

应用场景：

• 先进逻辑芯片后段（BEOL）金属层间距缩小，特别是 M1/M2 层可能出现“DSA 友好”的设计规则。
• 3D NAND 闪存高深宽比接触孔阵列和位线图案化。
• 光子晶体、亚波长光栅、DNA 测序纳米孔等新兴器件。

产业化现状：目前仍处在研发与初步工艺整合阶段，IMEC、IBM 联盟等已验证原型可行性，但尚未进入大生产。EUV 光刻技术成熟度和高数值孔径（High-NA）EUV 的推进延缓了 DSA 的导入时程，但 DSA 在特定层的成本优势使其持续被追踪。

3. 技术原理

3.1 嵌段共聚物的自组装驱动力

两种或多种化学性质不同的聚合物链段通过共价键相连，形成嵌段共聚物（BCPs）。因混合焓与混合熵的竞争，体系倾向于发生微观相分离，形成层状、柱状、球状等有序结构。相分离程度由 弗洛里-哈金斯相互作用参数 χ 和聚合度 N 的乘积决定：当 χN > 10.5（对于对称二嵌段）时，出现强分相。χ 值越高，可在更小 N 下实现相分离，从而获得更小的自然周期 L₀。

主流材料体系包括：

• PS-b-PMMA（聚苯乙烯-聚甲基丙烯酸甲酯）：最经典之二嵌段，χ 值约 0.03–0.06（150°C），可满足 ~22–28 nm 周期。
• 高 χ 材料（如 PS-b-PDMS、PS-b-P2VP、含硅材料）：χ 值可达 0.1–1.0，能实现 <10 nm 周期，但需配套合适的刻蚀选择比和引导图案设计。

3.2 引导方式：化学外延与图形外延

• 化学外延（chemoepitaxy）：基底上用化学条纹定义亲 A/亲 B 区域，BCP 层围绕该“化学地图”排列形成周期倍增的特征。常见的是 LiNe flow（Liu-Nealey flow），先制作间距为 Lₛ 的导向条纹，然后 BCP 将其放大至 Lₛ/n，n 为正整数。
• 图形外延（graphoepitaxy）：在基底预制物理沟槽或柱状模板，BCP 被限制在拓扑结构中组装，适用于孔洞或短米氏图案。拓扑引导对侧壁粗糙度敏感，但制作简化。

3.3 退火与动力学

• 热退火：在高于玻璃化转变温度下保温，使聚合物链活动并重排，逐步消除缺陷。温度和时间窗口受材料热预算限制，必须与 CMOS 工艺兼容（<400°C）。
• 溶剂退火：在溶剂蒸气中溶胀聚合物薄膜，降低有效玻璃化转变温度，可在室温或低温下完成自组装。工艺控制难度较大，但热预算友好。
• 微波/激光退火：研究阶段，旨在缩短退火时间。

3.4 图案转移与选择性刻蚀

自组装后需选择性去除一种嵌段（如 PMMA），留下另一种嵌段（如 PS）作为掩模。通常采用 O₂ 等离子体刻蚀选择性地氧化 PMMA，且需要高各向异性刻蚀将图案转移至底部介质层。选择比、LER 和图案保真度是衡量工艺质量的关键。

4. 关键参数

以下参数是 DSA 从学术走向产线的核心衡量标准，多来自 IMEC、IBM 在 SPIE 先进光刻会议等公开发表的技术目标（口径：行业共识目标，非某公司具体承诺）。

• 自然周期 L₀ 与最小半节距 hp：L₀ 是 BCP 自组装固有周期，图形化后可实现 hp ≈ L₀/2。PS-b-PMMA 典型 L₀ 约 24–32 nm，高 χ 材料可低至 5–9 nm（来源：JSR、默克 2023 年材料数据表）。
• 缺陷密度：逻辑芯片要求缺陷密度 < 0.01 个/cm²。IMEC 曾在 2020 年 SPIE 报告中展示某一层测试结构缺陷密度 ~ 1.3 个/cm²；截至 2024 年公开文献，尚未有组织公布达到量产级 <0.01 个/cm² 的确切成果。
• 线边缘粗糙度（LER）与线宽粗糙度（LWR）：DSA 工艺维持 LER ~ 2–3 nm（3σ），与 EUV 单次曝光相当或略差。IMEC 2023 年报告显示优化引导条纹后 LER 可至 2.1 nm。
• 引导图案的“倍增因子”：指最终结构与引导条纹的周期比。常见为 3× 或 4× 密度倍增。倍增因子越大，对引导缺陷的放大效应越慢，但组装不均匀性风险上升。
• 放置误差（Placement Error）：自组装结构与引导图案的对准偏移，通常要求 ≤ 1 nm，以利于多层叠加（来源：IMEC 路线图 2023）。
• 工艺窗口：包括退火温度、时间、膜厚、溶剂蒸发速率等参数的允许波动范围。窗口越宽，越适合量产。

需要注意：上述参数多来自研发试验线数据，且具体数值取决于材料、引导方式和层结构，无统一行业标准。

5. 技术路线

DSA 并非一个单一的“闸门”，而是可选的多条集成路线，需根据目标节点和应用层选择。

• 路线 A：193i 光刻 + 化学外延 DSA 用 193 nm 浸没式光刻制作引导条纹（周期 ~80–100 nm），DSA 密度倍增实现 20–30 nm 周期线条/空间。主要针对 EUV 前道工序的补充，或用于 EUV 单次曝光能力不足的密集层。成本低于 EUV 但放置精度和对准挑战大。

• 路线 B：EUV + 化学外延 DSA 用 EUV 制作更小周期的引导图案，再通过 DSA 倍增至亚 10 nm 周期，减轻高 NA EUV 的多图案需求。该路线将 DSA 视为 EUV 的“延伸”而非对手。例如 IMEC 在 2023 年报告中展示了 EUV 引导图案 + DSA 实现最终周期 12 nm 线条。

• 路线 C：图形外延 DSA 用于孔/柱阵列 利用物理沟槽引导制作接触孔阵列，目标应用是 3D NAND 和 DRAM 电容孔。东京电子（TEL）与 IMEC 合作开发了专用涂布/退火工艺（2022 年 SPIE 报告）。

• 路线 D：高 χ 材料直接组装 针对 sub-5 nm 节点，采用 PDMS 基或新型高 χ 材料，无需密度倍增即可直接形成超精细图形，但材料刻蚀选择比与引导层设计难度极高。目前处于早期学术阶段（MIT、芝加哥大学等 2024 年论文）。

• 与 EUV 和纳米压印的竞争/互补关系 EUV 高 NA 光刻（NA=0.55）预计 2025–2026 年进入量产，对 DSA 形成了时间窗压力。纳米压印光刻（NIL）同样瞄准子 10 nm 密集图形，但缺陷率和模板寿命问题尚未完全解决。因此三者在产业路线图上呈叠加竞争状态，多数芯片制造商采取“多路线并行研发”策略。

6. 上游：材料与设备

6.1 关键材料

• 嵌段共聚物（BCPs）：供应商包括 默克（Merck）、JSR、布鲁尔科技（Brewer Science）、日产化学 等。默克在 2022 年宣布推出面向 sub-10 nm 的高 χ BCP 套件；JSR 的 PS-b-PMMA 系列在 2010 年代中后期被 IBM 联盟广泛用于演示。
• 导向层材料：通常为聚合物刷（如 PS-OH、PMMA-OH 等），用于中和基底表面能并定义化学图案。布鲁尔科技和日产化学是主要供应商。
• 光刻胶与底层材料：制作引导图案需要与传统光刻兼容的光刻胶，信越化学、JSR、TOK 均有相关产品。
• 溶剂与辅助化学品：PGMEA、乳酸乙酯等，大部分由通用化学品厂商提供，无特异垄断。

市场规模相关：半导体先进图形化材料市场 2023 年约 4.5 亿美元（来源：Techcet 2024），其中 DSA 相关材料目前占比极低，尚无独立统计口径。随着引导图案制作和 BCP 涂布需求上升，若 DSA 得以量产导入，材料市场有望在 2030 年前实现快速增长（公开资料未见独立 DSA 材料市场预测）。

6.2 关键设备

• 涂胶显影机：东京电子（TEL）的 CLEAN TRACK 系列在 DSA 工艺开发中被广泛采用；SCREEN 也有相关试验平台。
• 退火设备：精确热板或烤箱，需达到 ±0.5°C 均匀性，TEL 和 SCREEN 的涂布/烘烤一体机具备相关模块。
• 刻蚀设备：基于等离子体的干法刻蚀，Lam Research、应用材料（Applied Materials）是主要供应商。高选择比、低损伤各向异性刻蚀需求推动相应腔体设计优化。
• 计量检测：CD-SEM、AFM、散射测量（OCD）等，KLA、应用材料、日立高科等有提供。专门针对 DSA 的缺陷检测（如识别亚 10 nm 错位缺陷）目前需要高分辨率电子束检测，产能是瓶颈。

设备投资：一条月产能 4 万片的先进逻辑生产线，涂布/刻蚀/量测设备投资占整体设备资本支出的约 30%（来源：SEMI 2023 全球半导体设备市场报告，基于 300 mm 产线模型）。若导入 DSA 模块，需额外整合涂布、退火和专用检测单元，预计增加 5%–8% 的工艺设备预算（公开资料未见精确 DSA 模块成本拆解）。

7. 下游：应用场景与潜在需求

先进逻辑芯片： 对于 3 nm 以下节点，金属间距进一步缩小，后段互连层的双重/四重图案化复杂度导致成本急剧上升。DSA 可以减少某些金属层的多图案次数，同时保持良好的线宽粗糙度。台积电曾在 2021 年技术研讨会中提及 DSA 作为未来 1.4 nm 节点 BEOL 候选技术之一（来源：台积电 2021 在线研讨会材料），但未给出具体时间表。英特尔、三星也都在各自研究联盟中持续跟踪 DSA。

3D NAND 存储器： 随着层数增加（>300 层），高深宽比接触孔、缝隙和位线的均匀图案化挑战日益显著。DSA 可简化孔阵列制作，减少孔倾斜和 CD 变异。美光、SK 海力士、铠侠/西部数据等均有相关专利申请（如美光 2023 年公布专利用于 3D NAND 的 DSA 孔掩蔽方案）。

DRAM： 未来 1γ 或 1δ 节点可能首次在电容器孔阵列制造中引入 DSA，以降低 EUV 多图案依赖。公开资料未见确切量产计划。

新兴应用： 光子集成电路（PIC）中的亚波长光栅、微透镜阵列，以及生物芯片（如纳米孔测序）的纳米结构制备，均可能成为 DSA 的利基市场。这些领域对缺陷容忍度较高，或可先行小规模导入。

需求预测：目前 DSA 未进入量产，无法统计下游用量。但由上述应用驱动的先进图形化密集孔/线条需求层数将在 2025–2030 年呈增加趋势。如果 DSA 能在 1–2 层核心层完成导入，全球相关材料和设备服务市场有望达数亿美元级别，但具体数字因技术不确定性仍属预判（公开资料未见权威独立预测）。

8. 受益公司

特别提示：以下分析仅客观梳理产业链中已公开参与 DSA 开发或潜在关联的机构，不构成任何投资建议。

• 材料供应商：默克、JSR、布鲁尔科技、日产化学在 BCP 和导向层领域占据先发优势，若 DSA 规模化，将最先获得增量收入。
• 设备商：TEL（涂布/烘烤）、SCREEN、Lam Research、应用材料（刻蚀）、KLA（检测）均已推出或正在开发与 DSA 兼容的模块，有望随着 DSA 产线建设而受益。
• 研发与制造平台：IMEC 作为开放创新中心，其 DSA 项目由多家头部企业资助；IBM 在 2010 年代将 DSA 列入 7 nm 联盟研究，与三星、格芯等合作。
• 逻辑厂商：台积电、三星、英特尔均可能成为技术采纳者，他们在 DSA 工艺集成中积累的专利和经验将影响产业生态。
• 存储器厂商：SK 海力士、美光、铠侠/西部数据已有 DSA 相关专利布局，未来在先道接触孔制作中可能率先导入。
• 国内公司：中芯国际、华虹等先进制程晶圆厂通过联合研发或跟踪研究可能获得技术储备，但公开资料未见明确 DSA 产线规划。上海新阳、安集科技等材料商在光刻胶和特种化学品方面有积累，但目前未见公开的嵌段共聚物产品或导向层材料专门供应。

需注意，DSA 仍未进入实质量产阶段，因此上述公司的“受益”带有高度不确定性，且不同技术路线和标准可能导致赢家分化。

9. 市场规模

由于 DSA 尚未独立形成量产市场，无法如同 EUV 光刻胶那样给出确切的市场规模数字。以下数据基于相关工艺的材料和设备市场推算，来源和口径均明确标注。

• 先进图形化材料市场：包含多层图案化材料、导向层、高端光刻胶等，2023 年全球市场约 4.5 亿美元，预计 2028 年增至 7.2 亿美元，年均复合增长率约 10%（来源：Techcet 2024 年报告）。其中，DSA 相关开发工具和材料约占小于 5% 的份额，且多为研发采购。
• 光刻辅助设备市场：涂胶显影、退火、干法刻蚀设备等，属于规模数百亿美元的设备市场（2023 年全球半导体设备销售额 1063 亿美元，SEMI）。DSA 专用模块若实现建制化，远期（2030 年后）可能带来 2–5 亿美元的增量市场（来源：无独立机构预测，系基于 3 nm 以下产能扩展模型中 DSA 导入率的粗略推算，仅供参考）。
• 相关服务：光刻工艺整合、掩模图形数据准备（DSA-aware EDA）、缺陷检测服务等，如 DSA 进入生产将催生配套服务需求，但目前无第三方统计。

总结：DSA 的独立市场规模在 2024 年仍处于萌芽阶段，潜在规模完全依赖于其在 2028–2032 年间是否被领先逻辑/存储产线采纳。

10. 玩家对比

下表汇总主要参与者在 DSA 领域的布局与特点，信息来自公开论文、会议报告和新闻稿（截至 2024 年 Q3）。

关键差异：IDM 主要关注工艺集成与良率，材料和设备商关注产品参数与供应规模，研究机构侧重于缺陷机理和标准制定。目前尚无任一联盟占绝对主导，格局随技术路线收敛而变化。

11. 风险

11.1 技术风险

• 缺陷密度：主流逻辑量产要求 <0.01 def/cm²，而目前公开演示的最好水平相差约 2 个数量级（IMEC 2020 年 1.3 def/cm²，引导条纹优化后 2023 年改善但仍未公布量产达标数据）。
• 多层对准：DSA 图形层与其他光刻层的叠加需要极严格的放置误差（≤1 nm），而 DSA 本身对引导图案的边缘粗糙度有放大效应，增加了错位风险。
• 工艺集成与热预算：热退火温度通常 >250°C，可能影响前层低 k 介质或已掺杂区域。还需与 CMP、刻蚀等前后道工序兼容。
• 设计规则与 EDA 工具：DSA 生成图案限于周期性和规则阵列，无法像光刻那样自由添加任意形状。因此芯片设计需要遵循“DSA 友好”的约束规则，而当前主流 EDA 工具对 DSA 引导图案生成和优化支持不足。

11.2 产业与竞争风险

• EUV/高 NA EUV 持续进展：ASML 在 2023 年交付首台高 NA EUV 系统，预计 2025–2026 年进入量产。若高 NA 能经济地替代多图案步骤，DSA 的被需求紧迫性将降低。
• 投资回报不确定：半导体制造每一制程节点的研发投入高达数十亿美元，在 EUV 路线仍有改进空间的背景下，管理层可能推迟 DSA 的早期产能投入。
• 标准缺失：缺乏统一的材料规格、工艺条件和设计接口标准，使供应链无法形成规模效应。

11.3 知识产权与地缘政治风险

• 核心的 DSA 材料组成、引导图案设计和工艺集成专利主要掌握在 IMEC 及其合作伙伴、IBM、材料商等美、日、欧实体手中。中国厂商若未来想采用 DSA，或面临较高的授权成本和技术壁垒。
• 出口管制政策可能限制中国获取高性能 DSA 材料（如高 χ 含硅 BCP），但截至目前未见专门针对 DSA 的管控项目（来源：美国 BIS 2023 年出口管制清单，公开资料未列 DSA 专项）。

12. 误读纠偏

• “DSA 会取代 EUV”：事实上，绝大部分产业路线图都将 DSA 定位为 EUV 的互补技术，用于减轻 EUV 多图案负担或实现 EUV 自身难以达到的特定密集图形。DSA 本身仍需传统光刻制作引导图案，并非“无光刻”方案。
• “DSA 工艺简单，成本极低”：虽然省去部分光刻层，但增加了嵌段共聚物涂布、专用退火和选择性刻蚀等新步骤，且对缺陷控制要求严苛，整体工艺复杂度和成本未必低于优化后的 EUV 流程。
• “DSA 已经可以量产”：截至目前，没有任何一家芯片制造商公开宣布在量产中使用 DSA。相关演示均基于研发线或测试芯片。
• “PS-b-PMMA 是唯一材料”：早期研究广泛应用 PS-b-PMMA，但随着节点缩微，需要更高 χ 材料，材料体系仍在演进中。
• “DSA 只能做线条”：化学外延擅长线条/空间，图形外延则适用于孔洞阵列，材料选择可形成柱状、球状等形态，应用范围较广。

13. 最新事件（截至 2024 年 Q3）

• 2023 年 SPIE 先进光刻会议：IMEC 报告了改进的化学外延工艺，在 12 nm 周期下将 LER 降至 2.1 nm，并探讨了 EUV 引导图案的设计优化。
• 2022–2023 年材料商动态：默克推出新型高 χ BCP 系列产品，宣称可满足 sub-10 nm 节点；布鲁尔科技发布导向层新材料，降低缺陷基线。
• 2024 年存储厂商专利：美光公布一项用 DSA 制作 3D NAND 孔掩膜的方法（美国专利 11,XXX,XXX，2024 年公开），表明存储端对 DSA 兴趣仍在持续。
• ASML 高 NA EUV 交付：首台 TWINSCAN EXE:5000 交付英特尔（2023 年末），2024 年在 IMEC 联合实验室安装第二台。此举可能进一步延缓 DSA 在逻辑端的导入期望。
• IMEC 路线图：2024 年 ITF World 大会，IMEC 仍将 DSA 列入 1 nm 节点后的图案化备选，但强调未来量产取决于缺陷密度突破。

公开资料未见：中国大陆晶圆厂或设备商在 DSA 工艺集成方面宣布重大进展或具体计划。

14. 跟踪指标

若要持续观察 DSA 的产业化进程，可关注以下维度的公开信息更新：

• 缺陷密度进展：IMEC、IBM 等机构在 SPIE、IEDM 等会议上报告的 DSA 缺陷率数据，是否接近 <0.01 def/cm²。
• EUV/高 NA EUV 路线图：ASML 高 NA 设备的交付、吞吐量和良率表现，直接影响 DSA 的竞争窗口。
• IDM 公开声明：台积电、三星、英特尔在技术研讨会或分析师日上是否提及 DSA 的层数规划、量产时间线。
• 材料商量产认证：默克、JSR 等的 BCP 产品是否通过代工厂的材料认证（如获 “qualified material” 状态）。
• 设备商订单：TEL、SCREEN 等是否收获明确与 DSA 工艺相关的量产设备订单。
• 专利分析：DSA 相关专利申请数量和申请人结构的变化，尤其是存储厂商的针对性专利。
• EDA 工具支持：Cadence、Synopsys 等是否发布 DSA-aware 设计套件或与代工厂合作参考流。
• 联盟与标准：是否有大型半导体产业联盟（如 SEMI 工作组）启动 DSA 标准化活动。

15. 信源

• 学术与会议文献：SPIE Advanced Lithography 年会、IEDM 会议录、Journal of Micro/Nanopatterning, Materials, and Metrology（JM3）、Macromolecules、ACS Nano 等。
• 产业组织与智库：IMEC 技术路线图白皮书、SEMI 市场统计、Techcet 材料市场报告、Yole Intelligence 相关分析（但 Yole 至今未发布专门 DSA 市场报告）。
• 企业公开信息：台积电年度技术研讨会材料、三星/英特尔/美光等企业专利数据库（USPTO、WIPO）、默克/JSR/布鲁尔科技产品发布新闻稿。
• 行业媒体：AnandTech、Semiconductor Engineering、EETimes、Nikkei Asia，用于追踪重大合作和事件。
• 中国学术动态：中国科学院化学研究所、复旦大学等官网及其发表文献。

声明：本文所有信息均来自公开资料，标注年份和来源口径。其中数字若非特指某年实际值，则为行业共识目标或趋势预判。对于不确定内容已注明“公开资料未见”。撰写目的仅为产业链知识科普，不构成任何投资、技术决策或政策建议。