DSA

DSA（Domain-Specific Architecture，领域专用架构）

3 秒看懂

DSA = 不做”万能选手”，只做某个领域的”特种兵”。

通用 CPU 什么都能算，但每样都不够快、不够省电。DSA 的思路是：砍掉用不上的功能，把晶体管和带宽全部堆给目标场景（比如矩阵乘、向量运算、包转发），实现 数量级的能效提升。

这是后摩尔时代延续算力增长的核心路径——John Hennessy & David Patterson 2019 年图灵奖演讲的主旨标题就是 “A New Golden Age for Computer Architecture: Domain-Specific Architectures”。

3 分钟产业解释

为什么 DSA 突然成了热词？

背景：摩尔定律与登纳德缩放同时放缓。

• 晶体管不再每两年翻倍且等比省电，通用处理器的单核频率和能效提升进入平台期。
• 但 AI、自动驾驶、科学计算等领域的算力需求仍在指数级增长，供需缺口巨大。

破局思路：换架构，而不是只靠缩工艺。

一句话产业逻辑：

当通用架构的边际收益递减，“专用化”就成了算力经济学的最优解。谁能把目标领域的计算模式”焊死”在硬件上，谁就能拿到最高的性能功耗比（Perf/W）和性能成本比（Perf/$）。

15 分钟专家深入

1. DSA 的学术定义与边界

经典定义（Hennessy & Patterson, 2018）：

Domain-Specific Architectures are specialized processors designed to efficiently execute operations characteristic of a particular application domain, trading generality for significant gains in performance and energy efficiency.

关键边界：

• DSA ≠ ASIC：ASIC 通常是单一功能、一次性流片；DSA 可以是可编程的（如 GPU、FPGA），只是编程模型面向特定领域。
• DSA ≠ 协处理器：协处理器是辅助角色，DSA 通常是主力计算单元。
• DSA 的谱系：从”领域通用”（如 GPU 面向所有并行计算）到”高度专用”（如 Google TPU 面向推理/训练的特定张量操作），专用程度是一个连续光谱。

2. DSA 为什么能做到 10×–1000× 能效提升？

三板斧：

核心公式（Amdahl 定律的 DSA 版本）：

加速比 ≈ 1 / (f_serial + f_parallel/S_parallel)

DSA 的价值 = 提高 S_parallel（专用并行单元）
           + 降低 f_serial（用硬连线状态机替代通用控制逻辑）

3. DSA 的设计哲学：数据流 vs 控制流

DSA 倾向数据流的原因：

• 目标领域的计算图通常是静态的、可预测的，不需要通用处理器的动态调度开销。
• 数据流天然匹配流水线并行，硬件利用率更高。

技术原理

4. DSA 的典型硬件架构模式

模式一：空间展开阵列（Spatial Architecture）

┌─────────────────────────────────────────────┐
│              空间展开计算阵列                    │
│  ┌───┐   ┌───┐   ┌───┐   ┌───┐              │
│  │MAC│──▶│MAC│──▶│MAC│──▶│MAC│  Row 0       │
│  └───┘   └───┘   └───┘   └───┘              │
│    │       │       │       │                 │
│    ▼       ▼       ▼       ▼                 │
│  ┌───┐   ┌───┐   ┌───┐   ┌───┐              │
│  │MAC│──▶│MAC│──▶│MAC│──▶│MAC│  Row 1       │
│  └───┘   └───┘   └───┘   └───┘              │
│    │       │       │       │                 │
│    ▼       ▼       ▼       ▼                 │
│  ┌───┐   ┌───┐   ┌───┐   ┌───┐              │
│  │MAC│──▶│MAC│──▶│MAC│──▶│MAC│  Row 2       │
│  └───┘   └───┘   └───┘   └───┘              │
│                                             │
│  特点：数据在空间上流过阵列，每个MAC在每个周期做一次乘加   │
│  代表：Google TPU v1/v2（脉动阵列）               │
└─────────────────────────────────────────────┘

关键参数（以脉动阵列为范式，不编造具体型号参数）：

• 阵列维度（如 N×N）：决定每周期的吞吐量（N² 次乘加）
• 数据类型：决定单个 MAC 的面积/功耗
• 片上缓冲大小：决定能”喂饱”阵列多久，减少外部带宽压力

模式二：SIMD/SIMT 宽向量/线程束

┌───────────────────────────────────────┐
│          宽 SIMD 执行单元               │
│  ┌───┬───┬───┬───┬───┬───┬───┬───┐   │
│  │ALU│ALU│ALU│ALU│ALU│ALU│ALU│ALU│   │
│  └───┴───┴───┴───┴───┴───┴───┴───┘   │
│  同一指令同时作用于 8/16/32/64 个数据元素  │
│  代表：GPU（SIMT）、CPU AVX-512、NPU   │
└───────────────────────────────────────┘

模式三：可重构数据流（CGRA / Coarse-Grained Reconfigurable）

• 介于 FPGA（细粒度）和固定 ASIC 之间
• 可编程，但编程粒度是功能单元级别（不是 LUT）
• 代表：部分学术/创业公司产品（如 SambaNova 的 RDU）

5. DSA 的存储层次设计

┌─────────────────────────────────────────────────────┐
│                    片外（Off-chip）                    │
│  HBM / GDDR / DDR ──── 带宽通常是瓶颈 ──── 容量大     │
└──────────────────────┬──────────────────────────────┘
                       │ 高带宽互连（NoC / Crossbar）
┌──────────────────────┴──────────────────────────────┐
│                    片上（On-chip）                     │
│  ┌─────────────────────────────────────────────┐    │
│  │  全局缓冲（Global Buffer / Scratchpad）       │    │
│  │  - 软件可控的 SRAM，不是传统 cache            │    │
│  │  - 大小通常在数百 KB ~ 数十 MB 量级           │    │
│  └─────────────────────────────────────────────┘    │
│         │                              │             │
│  ┌──────┴──────┐              ┌───────┴───────┐     │
│  │ 局部寄存器堆  │              │  局部寄存器堆   │     │
│  │ (PE/SM 内)   │              │  (PE/SM 内)    │     │
│  └─────────────┘              └───────────────┘     │
└─────────────────────────────────────────────────────┘

DSA 存储设计的核心原则：

• 软件可控 > 硬件猜测：传统 CPU 用多级 cache + 硬件预取，命中率靠猜；DSA 倾向用 Scratchpad（软件显式管理），命中率可预测。
• 片上 SRAM 是关键资源：SRAM 面积/功耗远低于 DRAM 访问，DSA 的能效优势很大程度来自最大化片上复用。
• 带宽墙是第一约束：AI 加速器的算力增长通常快于片外带宽增长，因此片上缓冲大小和数据复用策略决定了实际利用率。

技术演进史

技术路线对比

DSA 光谱：专用程度 vs 灵活性

注意：上述能效倍数为目标场景下与 CPU 对比的业界共识估算范围，实际值取决于具体负载匹配度。

GPU vs TPU vs FPGA vs NPU：四类 DSA 路线对比

上下游

DSA 产业链全景

上游（基础层）              中游（设计/制造层）          下游（应用层）
┌─────────────┐           ┌─────────────────┐        ┌──────────────┐
│ EDA 工具     │           │ 芯片设计公司     │        │ 云计算厂商    │
│ (Synopsys,   │ ──采用──▶ │ (NVIDIA, Google, │ ──供货▶│ (AWS, Azure, │
│  Cadence)    │           │  AMD, 华为, 寒武纪)│       │  GCP, 阿里云) │
└─────────────┘           └────────┬────────┘        └──────────────┘
                                    │ 委托代工
┌─────────────┐                    ▼                   ┌──────────────┐
│ IP 核       │           ┌─────────────────┐        │ 终端应用      │
│ (ARM, Synopsys│          │ 晶圆代工厂      │        │ (AI 训练/推理, │
│  Artisan)   │           │ (台积电, 三星,   │        │  自动驾驶,    │
└─────────────┘           │  中芯国际)       │        │  科学计算)    │
                           └────────┬────────┘        └──────────────┘
┌─────────────┐                    │
│ 先进封装     │           ┌───────┴────────┐
│ (CoWoS,     │           │ 存储供应商      │
│  2.5D/3D)   │           │ (SK Hynix,     │
└─────────────┘           │  Samsung HBM)  │
                           └────────────────┘

关键瓶颈环节

关键指标

衡量 DSA 优劣的核心 KPI

AI 训练场景下的关键公式

设：
  峰值算力（Peak OPS, OPS）
  实际带宽（Real Bandwidth, bytes/s）
  算术强度（Arithmetic Intensity）= 计算量 / 访存量（operations/byte）
  机器平衡点（Roofline Knee）= 峰值算力 / 实际带宽（operations/byte）

则：
  有效吞吐量 = min(峰值算力, 算术强度 × 实际带宽)

  当 算术强度 > 机器平衡点时 → 计算瓶颈（compute-bound），吞吐接近算力峰值
  当 算术强度 < 机器平衡点时 → 带宽瓶颈（memory-bound），吞吐受带宽和算术强度限制

DSA 设计的核心挑战 = 在目标负载下，让算术强度与机器平衡点匹配，使算力和带宽同时接近饱和

供需与市场数据

市场规模估算

⚠️ 以下为行业报告/分析师估算范围，非精确数字，仅供参考框架。

需求侧驱动力

供给侧约束

代表公司与资本映射

DSA 版图中的关键玩家

资本映射思路

投资逻辑

核心投资框架

┌─────────────────────────────────────────────────────────────┐
│                    DSA 投资决策树                              │
│                                                             │
│  Q1: 目标场景的计算需求是否还在指数增长？                      │
│      ├─ 是 → Q2                                             │
│      └─ 否 → 防御性配置（关注存量升级）                       │
│                                                             │
│  Q2: 现有通用架构是否还能满足需求？                            │
│      ├─ 否（已进入 DSA 必要区）→ Q3                          │
│      └─ 是（边际收益尚可）→ 观望，关注拐点                    │
│                                                             │
│  Q3: 谁的 DSA 生态最强/最有可能成为标准？                      │
│      ├─ 生态已锁定（如 CUDA）→ 配置生态主导者                 │
│      └─ 格局未定 → 多头配置 + 关注架构创新者                  │
│                                                             │
│  Q4: 国产替代是否是硬约束？                                    │
│      ├─ 是 → 配置国产 DSA 链（设计+代工+封装）                │
│      └─ 否 → 全球视野配置                                    │
└─────────────────────────────────────────────────────────────┘

三层投资逻辑

常见误读纠偏

误读 1：“DSA 就是 ASIC，通用性差所以没前途”

纠偏：

• DSA ≠ ASIC。DSA 是一个光谱，从”领域可编程”（如 GPU、FPGA）到”高度专用”（如固定功能 ASIC）。
• 现代 AI DSA（如 TPU、NPU）通常保留一定程度的可编程性（通过可配置的指令集或编译器），只是不追求”什么都能做”。
• 核心洞察：通用性是一种”能力”，不是”目的”。如果目标领域足够大、足够稳定（如矩阵乘），专用化的收益远大于灵活性损失。

误读 2：“GPU 是通用处理器，不是 DSA”

纠偏：

• GPU 最初是为图形渲染设计的 DSA（SIMT 架构 + 大规模并行）。
• 虽然 GPU 通过 CUDA 生态变得”通用”（GPGPU），但其架构本质仍是并行计算领域专用的——它的能效远高于 CPU，正是因为它牺牲了 CPU 的通用性（乱序执行、复杂分支预测等）。
• 正确理解：GPU 是 DSA 光谱中”领域较宽、可编程性较高”的一端，但仍然是 DSA。

误读 3：“DSA 能实现 1000× 加速，所以 CPU 要被淘汰了”

纠偏：

• 1000× 加速是理想情况下、与老旧基线对比的数字，通常来自特定 benchmark，不代表真实应用场景。
• DSA 的实际收益取决于负载匹配度——如果负载不完全匹配 DSA 的设计假设，效率会大幅下降。
• 真实图景：DSA 不替代 CPU，而是与 CPU 协同——CPU 负责控制流、调度、通用逻辑；DSA 负责计算密集的核心热点。这就是”异构计算”。

误读 4：“自研 DSA 一定比买 GPU 便宜”

纠偏：

• 自研 DSA 的前期投入巨大（研发团队、流片成本、生态建设），需要达到一定规模才能摊薄成本。
• 对于中小型用户，采购成熟 GPU 的总拥有成本（TCO）可能更低。
• 规模门槛：只有日活用户/计算需求达到一定规模的超大云厂商，自研 DSA 才能实现经济正循环。

学习路径

入门（建立直觉）

进阶（理解设计）

专家（系统级思维）