DSA
DSA（Domain-Specific Architecture，領域專用架構）
3 秒看懂
DSA = 不做”萬能選手”，只做某個領域的”特種兵”。
通用 CPU 什麼都能算，但每樣都不夠快、不夠省電。DSA 的思路是：砍掉用不上的功能，把電晶體和頻寬全部堆給目標場景（比如矩陣乘、向量運算、包轉發），實現 數量級的能效提升。
這是後摩爾時代延續算力增長的核心路徑——John Hennessy & David Patterson 2019 年圖靈獎演講的主旨標題就是 “A New Golden Age for Computer Architecture: Domain-Specific Architectures”。
3 分鐘產業解釋
為什麼 DSA 突然成了熱詞？
背景：摩爾定律與登納德縮放同時放緩。
- 電晶體不再每兩年翻倍且等比省電，通用處理器的單核頻率和能效提升進入平台期。
- 但 AI、自動駕駛、科學計算等領域的算力需求仍在指數級增長，供需缺口巨大。
破局思路：換架構，而不是隻靠縮工藝。
| 維度 | 通用處理器（CPU） | 領域專用架構（DSA） |
|---|---|---|
| 設計哲學 | 支援所有指令集 | 只為目標負載深度最佳化 |
| 靈活性 | 極高 | 中-低（越專用越低） |
| 能效（目標場景） | 基準 | 可提升 10×–1000× [業界共識] |
| 典型產品 | x86、ARM 通用核 | GPU、TPU、NPU、網路 DPU、密碼加速器 |
一句話產業邏輯：
當通用架構的邊際收益遞減，“專用化”就成了算力經濟學的最優解。誰能把目標領域的計算模式”焊死”在硬體上，誰就能拿到最高的效能功耗比（Perf/W）和效能成本比（Perf/$）。
15 分鐘專家深入
1. DSA 的學術定義與邊界
經典定義（Hennessy & Patterson, 2018）：
Domain-Specific Architectures are specialized processors designed to efficiently execute operations characteristic of a particular application domain, trading generality for significant gains in performance and energy efficiency.
關鍵邊界：
- DSA ≠ ASIC：ASIC 通常是單一功能、一次性流片；DSA 可以是可程式設計的（如 GPU、FPGA），只是程式設計模型面向特定領域。
- DSA ≠ 協處理器：協處理器是輔助角色，DSA 通常是主力計算單元。
- DSA 的譜系：從”領域通用”（如 GPU 面向所有平行計算）到”高度專用”（如 Google TPU 面向推論/訓練的特定張量操作），專用程度是一個連續光譜。
2. DSA 為什麼能做到 10×–1000× 能效提升？
三板斧：
| 最佳化手段 | 原理 | 量化收益來源 |
|---|---|---|
| 定製資料型別 | 用 INT8/BF16/FP8 替代 FP64，減少位寬→減少乘法器面積和能耗 | 單次乘法能耗可降數量級 [學術估算] |
| 專用資料通路 | 去掉通用亂序執行、分支預測、多級快取一致性等”無效硬體”，直接實現目標計算流（如脈動陣列） | 利用率從 CPU 的 <10% 提升到 >50% |
| 儲存層次定製 | 根據目標演算法的訪存模式（如卷積的區域性性、Transformer 的大 KV Cache）定製片上 SRAM 和 DMA | 頻寬利用率提升，DRAM 訪問減少 |
核心公式（Amdahl 定律的 DSA 版本）：
加速比 ≈ 1 / (f_serial + f_parallel/S_parallel)
DSA 的價值 = 提高 S_parallel（專用並行單元）
+ 降低 f_serial（用硬連線狀態機替代通用控制邏輯）3. DSA 的設計哲學：資料流 vs 控制流
| 範式 | 特點 | 代表 |
|---|---|---|
| 控制流（Von Neumann） | 指令驅動，每條指令顯式運算元據 | CPU |
| 資料流 | 資料就緒即觸發計算，天然適合流式/流水線負載 | 脈動陣列（Systolic Array）、流處理器 |
| 混合 | 控制流排程 + 資料流執行單元 | 現代 GPU（SM 排程 + Tensor Core 資料流） |
DSA 傾向資料流的原因：
- 目標領域的計算圖通常是靜態的、可預測的，不需要通用處理器的動態排程開銷。
- 資料流天然匹配流水線並行，硬體利用率更高。
技術原理
4. DSA 的典型硬體架構模式
模式一：空間展開陣列（Spatial Architecture）
┌─────────────────────────────────────────────┐
│ 空間展開計算陣列 │
│ ┌───┐ ┌───┐ ┌───┐ ┌───┐ │
│ │MAC│──▶│MAC│──▶│MAC│──▶│MAC│ Row 0 │
│ └───┘ └───┘ └───┘ └───┘ │
│ │ │ │ │ │
│ ▼ ▼ ▼ ▼ │
│ ┌───┐ ┌───┐ ┌───┐ ┌───┐ │
│ │MAC│──▶│MAC│──▶│MAC│──▶│MAC│ Row 1 │
│ └───┘ └───┘ └───┘ └───┘ │
│ │ │ │ │ │
│ ▼ ▼ ▼ ▼ │
│ ┌───┐ ┌───┐ ┌───┐ ┌───┐ │
│ │MAC│──▶│MAC│──▶│MAC│──▶│MAC│ Row 2 │
│ └───┘ └───┘ └───┘ └───┘ │
│ │
│ 特點：資料在空間上流過陣列，每個MAC在每個週期做一次乘加 │
│ 代表：Google TPU v1/v2（脈動陣列） │
└─────────────────────────────────────────────┘關鍵引數（以脈動陣列為範式，不編造具體型號引數）：
- 陣列維度（如 N×N）：決定每週期的吞吐量（N² 次乘加）
- 資料型別：決定單個 MAC 的面積/功耗
- 片上緩衝大小：決定能”餵飽”陣列多久，減少外部頻寬壓力
模式二：SIMD/SIMT 寬向量/執行緒束
┌───────────────────────────────────────┐
│ 寬 SIMD 執行單元 │
│ ┌───┬───┬───┬───┬───┬───┬───┬───┐ │
│ │ALU│ALU│ALU│ALU│ALU│ALU│ALU│ALU│ │
│ └───┴───┴───┴───┴───┴───┴───┴───┘ │
│ 同一指令同時作用於 8/16/32/64 個數據元素 │
│ 代表：GPU（SIMT）、CPU AVX-512、NPU │
└───────────────────────────────────────┘模式三：可重構資料流（CGRA / Coarse-Grained Reconfigurable）
- 介於 FPGA（細粒度）和固定 ASIC 之間
- 可程式設計，但程式設計粒度是功能單元級別（不是 LUT）
- 代表：部分學術/創業公司產品（如 SambaNova 的 RDU）
5. DSA 的儲存層次設計
┌─────────────────────────────────────────────────────┐
│ 片外（Off-chip） │
│ HBM / GDDR / DDR ──── 頻寬通常是瓶頸 ──── 容量大 │
└──────────────────────┬──────────────────────────────┘
│ 高頻寬互連（NoC / Crossbar）
┌──────────────────────┴──────────────────────────────┐
│ 片上（On-chip） │
│ ┌─────────────────────────────────────────────┐ │
│ │ 全域性緩衝（Global Buffer / Scratchpad） │ │
│ │ - 軟體可控的 SRAM，不是傳統 cache │ │
│ │ - 大小通常在數百 KB ~ 數十 MB 量級 │ │
│ └─────────────────────────────────────────────┘ │
│ │ │ │
│ ┌──────┴──────┐ ┌───────┴───────┐ │
│ │ 區域性暫存器堆 │ │ 區域性暫存器堆 │ │
│ │ (PE/SM 內) │ │ (PE/SM 內) │ │
│ └─────────────┘ └───────────────┘ │
└─────────────────────────────────────────────────────┘DSA 儲存設計的核心原則：
- 軟體可控 > 硬體猜測：傳統 CPU 用多級 cache + 硬體預取，命中率靠猜；DSA 傾向用 Scratchpad（軟體顯式管理），命中率可預測。
- 片上 SRAM 是關鍵資源：SRAM 面積/功耗遠低於 DRAM 訪問，DSA 的能效優勢很大程度來自最大化片上覆用。
- 頻寬牆是第一約束：AI 加速器的算力增長通常快於片外頻寬增長，因此片上緩衝大小和資料複用策略決定了實際利用率。
技術演進史
| 階段 | 時間 | 里程碑 | 關鍵意義 |
|---|---|---|---|
| 前DSA時代 | ~2010 | GPU 從圖形專用走向通用計算（GPGPU，CUDA 2007） | GPU 成為第一個成功的”領域可程式設計”DSA |
| TPU 紀元 | 2016 | Google TPU v1 論文發表 | 證明雲端廠商自研 DSA 的可行性，推土機式推動行業 |
| 架構覺醒 | 2018 | Hennessy & Patterson 圖靈獎演講 | 學術界正式宣告”DSA 是後摩爾時代的主線” |
| AI 軍備競賽 | 2019–2022 | 輝達 A100/H100、Google TPU v4、各種 AI 創業公司湧現 | DSA 從”學術概念”變成”千億市場” |
| 異構整合 | 2022– | Chiplet、先進封裝（CoWoS、HBM 整合）成為主流 | DSA 的設計複雜度從”單晶片”擴充套件到”系統級” |
| 新範式探索 | 2023– | 存內計算（CIM/PIM）、光計算、可重構 DSA 探索 | 尋找電晶體之外的 DSA 新物理基底 |
技術路線對比
DSA 光譜：專用程度 vs 靈活性
| 型別 | 專用程度 | 可程式設計性 | 代表產品 | 能效（目標場景） | 開發門檻 |
|---|---|---|---|---|---|
| 通用 CPU | 低 | 最高 | Intel Xeon, AMD EPYC, ARM Neoverse | 基準（1×） | 低 |
| 通用 GPU | 中-低 | 高 | NVIDIA A100/H100, AMD MI300 | ~10×–50× [估算] | 中 |
| 領域可程式設計 | 中 | 中 | FPGA（Xilinx/Intel）、部分 CGRA | ~10×–100× [估算] | 高 |
| 領域專用（可程式設計模型） | 高 | 低-中 | Google TPU、AWS Trainium、華為昇騰 | ~50×–500× [估算] | 中-高 |
| 固定功能 ASIC | 最高 | 無/極低 | 推論 ASIC、網路交換晶片、密碼加速器 | ~100×–1000× [估算] | 最低（但適用範圍最窄） |
注意：上述能效倍數為目標場景下與 CPU 對比的業界共識估算範圍，實際值取決於具體負載匹配度。
GPU vs TPU vs FPGA vs NPU：四類 DSA 路線對比
| 維度 | GPU（以NVIDIA為例） | TPU（以Google為例） | FPGA | NPU（以昇騰/寒武紀為例） |
|---|---|---|---|---|
| 核心架構 | SIMT + Tensor Core | 脈動陣列 / MXU | 可重構邏輯 | 定製向量/矩陣單元 |
| 程式設計模型 | CUDA / OpenCL | XLA / JAX / TF | HLS / RTL / OpenCL | 自研SDK / ONNX |
| 靈活性 | 高（通用並行） | 中（聚焦張量） | 最高（硬體可改） | 中-低（聚焦推論/訓練） |
| 規模效應 | 生態最強（CUDA護城河） | 自用為主，逐步開放 | 工具鏈成熟 | 生態建設中 |
| 主要短板 | 通用≠專用最優，功耗高 | 生態封閉，靈活性受限 | 開發門檻極高，主頻低 | 生態薄弱，通用性差 |
| 適用場景 | 訓練+推論，通用HPC | 大規模訓練+推論 | 原型驗證、邊緣、非標協議 | 端側推論、特定雲端場景 |
上下游
DSA 產業鏈全景
上游（基礎層） 中游（設計/製造層） 下游（應用層）
┌─────────────┐ ┌─────────────────┐ ┌──────────────┐
│ EDA 工具 │ │ 晶片設計公司 │ │ 雲端運算廠商 │
│ (Synopsys, │ ──採用──▶ │ (NVIDIA, Google, │ ──供貨▶│ (AWS, Azure, │
│ Cadence) │ │ AMD, 華為, 寒武紀)│ │ GCP, 阿里雲端) │
└─────────────┘ └────────┬────────┘ └──────────────┘
│ 委託代工
┌─────────────┐ ▼ ┌──────────────┐
│ IP 核 │ ┌─────────────────┐ │ 終端應用 │
│ (ARM, Synopsys│ │ 晶圓代工廠 │ │ (AI 訓練/推論, │
│ Artisan) │ │ (台積電, 三星, │ │ 自動駕駛, │
└─────────────┘ │ 中芯國際) │ │ 科學計算) │
└────────┬────────┘ └──────────────┘
┌─────────────┐ │
│ 先進封裝 │ ┌───────┴────────┐
│ (CoWoS, │ │ 儲存供應商 │
│ 2.5D/3D) │ │ (SK Hynix, │
└─────────────┘ │ Samsung HBM) │
└────────────────┘關鍵瓶頸環節
| 環節 | 瓶頸說明 | 影響 |
|---|---|---|
| 先進製程 | 先進工藝節點產能有限（[行業共識]） | DSA 效能/功耗天花板 |
| 先進封裝（CoWoS 等） | HBM 整合產能緊張，良率是挑戰 | 限制高階 DSA 出貨量 |
| HBM 供應 | SK Hynix 主導，產能擴張週期長 | 決定 DSA 的片外頻寬上限 |
| EDA 工具 | 三巨頭壟斷，先進工藝 PDK 受限 | 設計週期和成本 |
| CUDA 生態 | 輝達軟體護城河極深 | 競爭者需跨越生態鴻溝 |
關鍵指標
衡量 DSA 優劣的核心 KPI
| 指標 | 定義 | 為什麼重要 |
|---|---|---|
| TOPS/W | 每瓦算力（Tera Operations Per Second per Watt） | DSA 最核心的能效指標，決定資料中心電費和部署密度 |
| TOPS/$ | 每美元算力 | 決定經濟可行性，訓練成本的核心變數 |
| 峰值 vs 持續算力 | 理論峰值 vs 實際負載下可持續算力 | 差距越大，利用率越低，說明架構與負載匹配度差 |
| 片外頻寬 | HBM/GDDR 頻寬（GB/s 或 TB/s） | AI 負載通常是”算力密集”或”頻寬密集”，頻寬不足會成為瓶頸 |
| 片上 SRAM 容量 | 全域性緩衝/Scratchpad 大小 | 決定資料複用能力，影響頻寬需求和能效 |
| 可程式設計性/易用性 | 程式設計模型成熟度、工具鏈完整度 | 影響開發者採用速度，決定生態飛輪能否轉起來 |
| 互連頻寬（多晶片） | chiplet 間 / 節點間通訊頻寬 | 大型模型訓練需要跨晶片並行，互連決定擴充套件上限 |
AI 訓練場景下的關鍵公式
設：
峰值算力（Peak OPS, OPS）
實際頻寬（Real Bandwidth, bytes/s）
算術強度（Arithmetic Intensity）= 計算量 / 訪存量（operations/byte）
機器平衡點（Roofline Knee）= 峰值算力 / 實際頻寬（operations/byte）
則：
有效吞吐量 = min(峰值算力, 算術強度 × 實際頻寬)
當 算術強度 > 機器平衡點時 → 計算瓶頸（compute-bound），吞吐接近算力峰值
當 算術強度 < 機器平衡點時 → 頻寬瓶頸（memory-bound），吞吐受頻寬和算術強度限制
DSA 設計的核心挑戰 = 在目標負載下，讓算術強度與機器平衡點匹配，使算力和頻寬同時接近飽和供需與市場資料
市場規模估算
⚠️ 以下為行業報告/分析師估算範圍，非精確數字，僅供參考架構。
| 細分市場 | 估算規模 | 增長驅動 | 來源口徑 |
|---|---|---|---|
| AI 訓練加速器 | 數百億美元級（2023–2024） | 大型模型軍備競賽、雲端廠商資本支出 | [行業分析師估算] |
| AI 推論加速器 | 快速增長，未來可能超過訓練 | 端側 AI、推論需求爆發 | [行業分析師估算] |
| FPGA 市場 | 百億美元級 | 通訊、工業、資料中心 | [行業報告] |
| 自動駕駛 SoC | 數十億美元級 | L2+/L3 滲透率提升 | [行業報告] |
需求側驅動力
| 驅動力 | 影響 |
|---|---|
| 大型模型引數量增長 | 訓練算力需求指數級增長，通用架構無法滿足 |
| 推論成本壓力 | 推論量遠大於訓練量，專用推論晶片需求爆發 |
| 邊緣 AI | 端側功耗/面積約束嚴格，必須用 DSA |
| 主權算力 | 地緣政治推動各國自研 DSA |
供給側約束
| 約束 | 影響 |
|---|---|
| 先進製程產能 | 高階 DSA 集中在少數代工廠，產能是硬約束 |
| HBM 供應 | HBM 產能擴張週期長，短期難以滿足需求 |
| 人才稀缺 | DSA 設計需要架構+演算法+EDA 複合人才 |
代表公司與資本對映
DSA 版圖中的關鍵玩家
| 層級 | 公司 | 定位 | 關鍵 DSA 產品/技術 |
|---|---|---|---|
| 全棧巨頭 | NVIDIA | GPU 生態統治者 | A100/H100/H200/B100/B200，CUDA 護城河 |
| 自研 TPU + 雲端服務 | TPU v4/v5/v6，XLA 編譯器 | ||
| AWS | 自研推論/訓練晶片 | Inferentia, Trainium | |
| Microsoft | 自研 + 合作 | Maia 100（自研），合作 AMD/Intel | |
| Meta | MTIA（自研推論） | MTIA v1/v2（推論加速） | |
| 挑戰者 | AMD | GPU 挑戰者 + CPU 王者 | MI300X/MI300A（APU），ROCm 生態 |
| Intel | 迴歸 DSA | Gaudi 系列（收購 Habana），FPGA（Altera） | |
| 華為 | 國產 DSA 領軍 | 昇騰 910/310，達芬奇架構 | |
| 寒武紀 | 國產 NPU | 思元系列（MLU） | |
| 架構創新 | SambaNova | 可重構資料流 | RDU（Reconfigurable Dataflow Unit） |
| Cerebras | 晶圓級晶片 | WSE-2/WSE-3（整片晶圓做一顆晶片） | |
| Groq | 確定性推論 | LPU（Language Processing Unit），確定性排程 | |
| Graphcore | IPU（智慧處理器） | Bow-IPU（已終止，被收購 [行業新聞]） | |
| 垂直領域 | Broadcom | 定製 ASIC（XPU） | 為雲端廠商定製 DSA（[行業報道]） |
| Marvell | 定製 ASIC + DPU | 為雲端廠商定製加速器 |
資本對映思路
| 投資方向 | 邏輯 | 代表標的 |
|---|---|---|
| 生態主導者 | CUDA 生態護城河最深，短期難以顛覆 | NVIDIA |
| 垂直整合雲端廠 | 自研 DSA + 雲端服務，成本內部化 | Google, AWS, Microsoft（關注自研進度） |
| 國產替代 | 地緣政治驅動，國產 DSA 必須發展 | 華為、寒武紀、海光、壁仞（關注技術進度和生態） |
| 賣鏟子 | 不論誰贏，EDA/IP/封裝都受益 | Synopsys, Cadence, ARM, 台積電 |
| 架構創新 | 高風險高回報，關注差異化路線 | Cerebras, Groq, SambaNova（一級市場為主） |
投資邏輯
核心投資架構
┌─────────────────────────────────────────────────────────────┐
│ DSA 投資決策樹 │
│ │
│ Q1: 目標場景的計算需求是否還在指數增長？ │
│ ├─ 是 → Q2 │
│ └─ 否 → 防禦性配置（關注存量升級） │
│ │
│ Q2: 現有通用架構是否還能滿足需求？ │
│ ├─ 否（已進入 DSA 必要區）→ Q3 │
│ └─ 是（邊際收益尚可）→ 觀望，關注拐點 │
│ │
│ Q3: 誰的 DSA 生態最強/最有可能成為標準？ │
│ ├─ 生態已鎖定（如 CUDA）→ 配置生態主導者 │
│ └─ 格局未定 → 多頭配置 + 關注架構創新者 │
│ │
│ Q4: 國產替代是否是硬約束？ │
│ ├─ 是 → 配置國產 DSA 鏈（設計+代工+封裝） │
│ └─ 否 → 全球視野配置 │
└─────────────────────────────────────────────────────────────┘三層投資邏輯
| 層級 | 邏輯 | 時間維度 | 風險收益 |
|---|---|---|---|
| 第一層：生態霸主 | CUDA 生態短期內無法被替代，NVIDIA 仍是最強受益者 | 1–3 年 | 低風險（但估值已反映） |
| 第二層：賣鏟子 | 無論 DSA 格局如何演變，EDA/代工/封裝/HBM 都受益 | 3–5 年 | 中風險，確定性較高 |
| 第三層：架構創新 | 如果新架構（CIM、光計算、可重構）突破，可能顛覆格局 | 5–10 年 | 高風險高回報 |
常見誤讀糾偏
誤讀 1：“DSA 就是 ASIC，通用性差所以沒前途”
糾偏：
- DSA ≠ ASIC。DSA 是一個光譜，從”領域可程式設計”（如 GPU、FPGA）到”高度專用”（如固定功能 ASIC）。
- 現代 AI DSA（如 TPU、NPU）通常保留一定程度的可程式設計性（通過可配置的指令集或編譯器），只是不追求”什麼都能做”。
- 核心洞察：通用性是一種”能力”，不是”目的”。如果目標領域足夠大、足夠穩定（如矩陣乘），專用化的收益遠大於靈活性損失。
誤讀 2：“GPU 是通用處理器，不是 DSA”
糾偏：
- GPU 最初是為圖形渲染設計的 DSA（SIMT 架構 + 大規模並行）。
- 雖然 GPU 通過 CUDA 生態變得”通用”（GPGPU），但其架構本質仍是平行計算領域專用的——它的能效遠高於 CPU，正是因為它犧牲了 CPU 的通用性（亂序執行、複雜分支預測等）。
- 正確理解：GPU 是 DSA 光譜中”領域較寬、可程式設計性較高”的一端，但仍然是 DSA。
誤讀 3：“DSA 能實現 1000× 加速，所以 CPU 要被淘汰了”
糾偏：
- 1000× 加速是理想情況下、與老舊基線對比的數字，通常來自特定 benchmark，不代表真實應用場景。
- DSA 的實際收益取決於負載匹配度——如果負載不完全匹配 DSA 的設計假設，效率會大幅下降。
- 真實圖景：DSA 不替代 CPU，而是與 CPU 協同——CPU 負責控制流、排程、通用邏輯；DSA 負責計算密集的核心熱點。這就是”異構計算”。
誤讀 4：“自研 DSA 一定比買 GPU 便宜”
糾偏：
- 自研 DSA 的前期投入巨大（研發團隊、流片成本、生態建設），需要達到一定規模才能攤薄成本。
- 對於中小型使用者，採購成熟 GPU 的總擁有成本（TCO）可能更低。
- 規模門檻：只有日活使用者/計算需求達到一定規模的超大雲端廠商，自研 DSA 才能實現經濟正迴圈。
學習路徑
入門（建立直覺）
| 資源 | 型別 | 說明 |
|---|---|---|
| Hennessy & Patterson 圖靈獎演講 | 影片 | ”A New Golden Age for Computer Architecture”，DSA 的”開山宣言” |
| CS149: Parallel Computing (CMU) | 課程 | 理解平行計算基礎，為理解 DSA 打底 |
| ”Computer Architecture: A Quantitative Approach” | 教科書 | 第六版有專門的 DSA 章節（Ch.7） |
進階（理解設計）
| 資源 | 型別 | 說明 |
|---|---|---|
| Google TPU 論文 | 論文 | ”In-Datacenter Performance Analysis of a Tensor Processing Unit”（ISCA 2017） |
| NVIDIA CUDA 程式設計指南 | 文件 | 理解 GPU 的程式設計模型和硬體抽象 |
| Eyeriss 論文 | 論文 | MIT 的 DSA 設計範例，講解資料流和能量最佳化 |
專家（系統級思維）
| 資源 | 型別 | 說明 |
|---|---|---|
| ISCA / MICRO / HPCA 頂會論文 | 學術論 |