嵌入式FPGA（eFPGA）

1. 3 秒看懂

嵌入式FPGA（eFPGA）是将可编程逻辑阵列作为半导体 IP 核，直接集成到 ASIC 或 SoC 中的技术方案。它让芯片在流片之后仍可通过编程改变硬件功能，在“固定功能的极致效率”与“纯软件的高度灵活”之间，提供一种可动态重构的硬件加速层。在 AI 推理、通信协议卸载、汽车域控等场景中，eFPGA 被视为实现“软件定义硬件”的关键块。

2. 3 分钟产业解释

• 本质是什么：eFPGA 不是市场上常见的独立 FPGA 芯片，而是一种交付形态为 GDSII 版图或 RTL 代码的可授权 IP 核。芯片设计方将其与 CPU、GPU、NPU、存储器控制器等 IP 一起集成，最终在同一颗 SoC 内部形成一块可重配置的逻辑区域。该区域出厂后仍可由用户或上层软件更新功能。
• 为什么需要 eFPGA：
  • 应对算法与协议的持续演进：AI 算子、5G/6G 通信协议、加密标准不断变化，固定功能的 ASIC 一旦流片便难以修改。eFPGA 允许硬件“热切换”加速单元，显著延长芯片生命周期。
  • 平衡性能、功耗与灵活性：关键工作负载在 eFPGA 上以硬件电路方式并行执行，相比通用 CPU 实现有数量级的时延与能效优势；而相比全定制 ASIC 重投片带来的数千万美元 NRE 费用和 18 个月以上周期，eFPGA 的一次流片、多次功能调整模式大幅降低了风险和成本。
  • 系统级 PPA 优化：将频繁更新或算法不确定的模块（例如特定 AI 算子、网络卸载引擎、传感器融合逻辑）映射到 eFPGA，其余固定功能保留为标准逻辑，实现芯片整体性能、功耗、面积的最佳平衡。
• 与 AI 产业链的关系：在 AI 计算硬件栈中，eFPGA 常充当可重构的神经网络加速器或流水线预处理引擎。它支持根据 BERT、ResNet、自定义稀疏模型等不同网络结构，对硬件数据路径进行重排，实现硬件级别的“模型切换”。同时，在边缘 AI 场景中，它允许本地算法持续进化，而无需返回晶圆厂修改芯片。
• 关键区分：eFPGA 不是单纯将独立 FPGA 芯片缩放到 SoC 里。其逻辑单元、互连结构、供电方式和 EDA 工具链都经过全新设计，以适配目标 ASIC 的工艺节点（可至 3nm/5nm）、电压域与总线架构。

3. 技术原理

eFPGA 的基本构造是在标准 CMOS 工艺上搭建一个由可编程逻辑块（CLB）、可编程互连矩阵和输入输出块组成的阵列。其微架构通常包含三个核心层次：

• 逻辑层：基本单元多为基于查找表（LUT）和 D 触发器的逻辑单元（slice）。一个 n 输入 LUT 能实现任意 n 变量布尔函数。现代 eFPGA IP 的 LUT 规模可配置，从几千 LUT 到数十万甚至百万级 LUT（如 Achronix Speedcore 可扩展至数百万 LUT），取决于客户需求。
• 硬核加速与存储层：为提升计算效率和功耗比，eFPGA IP 普遍集成可选的专用硬核单元。
  • DSP 块：支持多精度整型及浮点乘加（MAC）操作，是矩阵乘法、卷积等 AI 计算的基础。例如按需嵌入支持 INT8/FP16 的 MAC 阵列。
  • 块 RAM（BRAM）/嵌入式存储：提供片上可配置 SRAM，可用于权重缓存、行缓冲等。部分 IP 还支持片上 UltraRAM 大容量存储。
  • 高速接口硬核：部分 IP 可选集成 SerDes、PCIe 控制器或 DDR 内存控制器，以实现高带宽数据交互。
• 互连层：可编程互连网络由开关矩阵、连接块与分层路由构成。现代 eFPGA 多采用层次化互连（全局、局部、特快通道），以平衡布线灵活性与时延。Efinix 的 Quantum 架构则采用独特的“可编程交换”结构，以互连驱动方式换取面积优势。
• 集成方式：eFPGA IP 以软的 RTL 或硬的 GDSII 交付。设计公司将其实例化到自己的顶层网表中，与自有 IP 一同进行物理综合、布局布线和时序收敛。最终比特流由 eFPGA IP 供应商提供的设计套件生成（包括逻辑综合、映射、布局布线和比特流加密等）。配置比特流通过片上配置接口（如 AXI）加载到配置 SRAM 单元，从而定义 eFPGA 区域的功能。

4. 关键参数

eFPGA 没有统一的行业标准，关键参数因供应商和客户配置而异。评估一款 eFPGA IP 时，通常关注以下维度：

• LUT 容量：以逻辑单元数（LUT4 或等效 LUT）衡量。商用 IP 可提供 1K LUT 到 1M+ LUT 的覆盖范围。例如 Flex Logix（Rambus）EFLX 控制器提供 1K 至 100K+ LUT 的配置（Rambus 2023 年产品资料）。
• 最高时钟频率：先进工艺下典型 eFPGA 可在 500 MHz – 800 MHz 范围运行，具体取决于工艺、逻辑深度和互联。Achronix 称其 Speedcore 在 7nm 工艺可达到超过 750 MHz（Achronix 2023 年白皮书）。
• 支持工艺与代工平台：目前主流 eFPGA IP 已通过 TSMC N7、N5、N3 以及 Samsung 5/4nm 等先进工艺验证，并可向下移植至 28nm、40nm 等成熟节点。Menta 的纯标准单元架构对工艺移植性最强。
• 功耗指标：通常以单位 LUT 的静态功耗和动态功耗表示。供应商会给出在特定工艺、温度下的估算值。例如 Flex Logix 曾宣称其 EFLX eFPGA 在 TSMC 16nm 工艺下每 1K LUT 的典型动态功耗低于某值，但公开具体数值需客户评估。真实能效在不同负载下差异显著。
• DSP 算力：每个 DSP 块支持的 MAC 操作数（如每周期 1 个 INT8 MAC 或 2 个 INT8 乘加），以及可配置精度。部分 IP 原生支持 bfloat16 等 AI 友好格式。
• 片上存储容量与带宽：BRAM 块大小（常用 20Kb， 36Kb 等），总容量可从几百 Kb 到数十 Mb。存储带宽受限于 eFPGA 内部互连和与外部内存的接口。
• 配置速度与安全性：比特流加载时间（从毫秒级到百毫秒级），支持 AES-GCM 加密、认证、防篡改，部分 IP 提供 PUF（物理不可克隆功能）集成。
• EDA 工具链与生态：是否支持主流 HDL 综合、有友好的编程环境、支持 OpenCL/C-to-gates 高层综合等。开发套件的成熟度直接影响客户导入。

（注：以上技术参数范围基于各公司截至 2024 年公开的产品资料和白皮书，具体设计指标因配置而异。）

5. 技术路线

eFPGA 技术路线可从架构哲学、工艺策略和集成形态三个角度观察：

• 从架构定制性出发的三条路径：
  • 高性能全定制路线：以 Achronix Speedcore 为代表，追求在吞吐量、频率和密度上无限接近甚至超越同工艺独立高端 FPGA。采用全定制布局的 LUT 和互连单元，面积较大，适合对算力要求苛刻的数据中心和网络应用。
  • 面积与功耗优化路线：Efinix 的 Quantum 架构和 Flex Logix EFLX 都在逻辑单元粒度和互连效率上做文章。Efinix 以“可编程交换”替代传统连线盒，减少冗余晶体管；Flex Logix 强调最高面积效率的 LUT 结构。二者均瞄准边缘 AI、IoT 和成本敏感型市场。
  • 纯标准单元与工艺可移植路线：Menta 采用全标准单元数字设计流程实现 eFPGA，不依赖任何定制工艺层。这使它的 IP 可在极短时间（数周）内迁移到新代工工艺，对汽车、工业等长期演进且需要可靠二供的场景极具诱惑力。
• 从集成模式看演进：
  • 单 die 内嵌：当前主流，eFPGA IP 直接与 SoC 其余逻辑集成在同一裸片上。
  • eFPGA Chiplet：随着 UCIe 等 die-to-die 互联标准兴起，将 eFPGA 制成独立小芯片（Chiplet），与主计算 die 通过先进封装互联。Achronix 已与合作伙伴展示 Speedcore Chiplet 方案，使系统厂商可以按需组合 AI 加速和可编程部分（Achronix 2022-2023 年新闻稿）。该路线平衡了面积浪费和供应链灵活性。
• 编程模型演进：早期的 eFPGA 完全依赖 RTL 级硬件描述语言开发。近年来高层综合（HLS）和特定领域语言（如 P4 网络编程）被逐步支持，部分 IP 支持基于 C/C++ 的加速器编程。同时，为了适应 AI 工作负载，部分供应商在工具链中加入了从 TensorFlow/PyTorch 到 eFPGA 比特流的编译流（QuickLogic 的 SensiML 与 eFPGA 结合）。

6. 上游

eFPGA 产业链上游由 IP 供应商、EDA 工具与代工厂构成：

• IP 核供应商：
  • Achronix（美国，非上市）：提供 Speedcore 嵌入式 FPGA IP，强调高性能与大面积，已授权台积电等代工厂使用其技术生产客户定制芯片。2023 年与 Lattice 达成战略合作。
  • Flex Logix（现为 Rambus 旗下，纳斯达克：RMBS）：2021 年被 Rambus 收购，EFLX eFPGA IP 强调从极紧凑到高性能的可扩展性，专注于边缘 AI、数据中心安全与网络。Rambus 2023 年年报显示，芯片 IP 业务收入 2.92 亿美元（未单列 eFPGA）。
  • Menta（法国，非上市）：基于纯标准单元设计的 eFPGA IP，在汽车（ISO 26262）、工业等需长期供给与工艺灵活性的领域受到关注。
  • Efinix（美国，非上市）：Quantum 架构面向边缘 AI 和 IoT，主打低功耗、小面积，并已量产多款独立 FPGA 芯片，eFPGA IP 授权是其衍生业务。
  • QuickLogic（美国，纳斯达克：QUIK）：拥有 eFPGA IP 及配套的嵌入式 FPGA 设计工具，近年重点转向基于 eFPGA 的 IP 授权和 AI/语音处理方案。2023 财年公司总收入 1，320 万美元，IP 授权与专业服务收入占比显著提升（QuickLogic 2023 年 10-K 年报）。
• EDA 工具厂商：Cadence、Synopsys、Siemens EDA 提供 eFPGA 集成所需的物理设计与验证工具。eFPGA IP 供应商会提供定制的布局布线引擎和比特流生成器，部分将后端工具与主 EDA 环境深度集成。
• 代工厂与工艺平台：台积电（TSMC）是 eFPGA IP 在先进工艺上验证最多的平台（N7/N6/N5/N3）。三星、GlobalFoundries、联电等也为部分 IP 提供适配支持。纯标准单元路线的 IP 移植成本最低，理论上可支持任何代工厂。

7. 下游

eFPGA 的下游应用正在从传统军工通信向多个高成长领域渗透：

• 数据中心与云：集成 eFPGA 的智能网卡（SmartNIC/DPU）可实现可编程的数据包解析、流分类和加密卸载功能，避免因网络协议迭代而更换硬件。在 AI 推理集群中，eFPGA 可对预处理、模型部分层或后处理提供定制加速，降低 CPU/GPU 开销。典型需求方包括云服务商自研 ASIC/SoC 等。
• 通信基础设施：5G 基站、分布式单元（DU/Radio Unit）的基带与前端数字处理过去多由独立 FPGA 承担。eFPGA 集成进 ASIC 后，可在保持可编程性的同时减少板级面积与功耗，并适应 O-RAN 等开放标准演进。截至 2024 年，多家通信芯片厂商已在基带 SoC 中部署 eFPGA。
• 汽车电子：自动驾驶域控制器、ADAS SoC 需要融合摄像机、雷达、激光雷达等传感器数据，感知算法持续迭代。eFPGA 可提供低时延且可通过 OTA 升级的硬件推理管道。Menta 和 QuickLogic 均提到在车规级应用中验证其 IP，瞄准功能安全（ASIL-B/D）需求。
• 工业与物联网：电机控制、工业以太网协议（PROFINET、EtherCAT）更新频繁，eFPGA 使得单芯片可适配不同协议。在工厂边缘节点，eFPGA 可对传感器数据进行可配置特征提取，减轻上行带宽压力。
• 国防与航空航天：对任务灵活性、抗辐射和长生命周期的需求使 eFPGA 成为这一传统市场的优选项。美国国防部对可信代工和供应链安全的要求，也推动了在本土设计并集成 eFPGA 的 ASIC 方案。
• 消费与新一代终端：虽然敏感于面积和功耗，但部分扩展显示或 AI 复合体感芯片已开始尝试集成微型 eFPGA 以加速特定算法，如 QuickLogic 为移动端提供语音唤醒与传感器处理解决方案。

8. 受益公司

以下公司由于拥有核心 eFPGA IP 或在业务中整合 eFPGA 并产生收入而直接受益。财务数据均来源于企业最新公开财报或官方新闻（年份标于对应数字后）：

• Rambus（纳斯达克：RMBS）：2021 年收购 Flex Logix 后，将 EFLX eFPGA 整合至其芯片 IP 产品矩阵。2023 财年整体营收 4.61 亿美元，芯片 IP 收入 2.92 亿美元（Rambus 2023 年 10-K）。eFPGA 相关的授权费与版税为芯片 IP 收入的一部分，公开资料未单独拆解。Rambus 还提供配套安全 IP，形成 eFPGA + 安全的组合方案，具有协同效应。
• QuickLogic（纳斯达克：QUIK）：专注于 eFPGA IP 授权及基于该技术的 AI/传感器处理方案。2023 财年营收 1，320 万美元（其中 IP 授权和 NRE 部分贡献较前期大幅增长）。2023 年宣布与多家 MCU/SoC 厂商签订 eFPGA IP 授权协议（QuickLogic 2024 年 2 月新闻稿），并获美国国防部合同。该公司小型 eFPGA IP 在低功耗领域逐步建立客户基础。
• Achronix（非上市）：未披露具体财务数据。其 Speedcore eFPGA IP 被广泛授权，并已与台积电、英特尔代工服务（IFS）等合作。2023 年与 Lattice 宣布合作，共同拓展 eFPGA 市场。此外，Achronix 还自有 Speedster 系列独立 FPGA，形成全产品线。
• Efinix（非上市）：已推出多款 Quantum 架构 FPGA 芯片，并向市场提供 eFPGA IP 授权。2023 年完成数轮融资，用于扩展产品线和 AI 边缘计算。
• 国内相关企业：京微齐力、安路科技等公司具备 FPGA 或 eFPGA 相关技术储备，但未单独公开 eFPGA IP 授权收入。安路科技（688107.SH）2023 年年报显示 FPGA 芯片收入约为 7 亿元人民币，其中 eFPGA 相关收入未见单独披露。高云半导体同样以 FPGA 产品为主，eFPGA 处于布局初期。国内企业直接受益于信创和工业自主需求，但因规模有限，财务贡献尚处早期。

9. 市场规模

eFPGA 作为半导体 IP 市场的一个细分方向，整体规模相对较小，但增长迅速。

• 全球 eFPGA IP 市场：据 MarketsandMarkets 于 2023 年 11 月发布的《Embedded FPGA Market》报告，2023 年全球 eFPGA IP 市场规模估计为 1.5 亿美元，预计至 2028 年将达到 5.1 亿美元，2023-2028 年预测期复合年增长率（CAGR）为 27.4%。增长驱动来自 AI、5G 和汽车领域对芯片灵活性的需求。
• 下游集成芯片价值远高于 IP 本身：若将集成了 eFPGA 的 SoC/ASIC 出货价值纳入统计，市场规模将扩展至少一个数量级。据同一报告推断，包括芯片在内的整体嵌入式可编程逻辑市场在 2028 年有望超过 30 亿美元。但集成 eFPGA 的芯片中，eFPGA 仅占面积和成本的小部分，相关芯片的总产值需单独考量。
• 中国本土市场：公开资料未见国产 eFPGA IP 市场规模的权威统计。受信创、工业自动化与汽车半导体国产化驱动，国内需求预计将在未来几年逐步释放。多家中小芯片设计公司开始评估集成 eFPGA IP 的可行性，但签约和量产数据极为有限，难以形成独立市场规模估算。

（注：以上市场预测基于第三方研究报告，实际发展可能因技术突破、地缘政治和终端需求波动而偏离。）

10. 玩家对比

下表对主流 eFPGA IP 供应商在核心维度进行定性对比，数据来源于各公司 2023-2024 年公开产品资料：

说明：国内供应商在 eFPGA IP 商业化方面仍处早期，上表“eFPGA IP”指其公开披露的授权或集成能力。安路科技在 2023 年报中提及“嵌入式可编程门阵列”相关产品线，但未给出 IP 授权模式细节。

11. 风险

• PPA 取舍风险：eFPGA 的编程灵活性以额外面积、静态功耗和略低的峰值频率为代价。对于量产后功能不再变更的消费类芯片，集成 eFPGA 可能显著增加单芯片成本而不产生价值。设计团队必须精确评估全生命周期成本与收益。
• 安全与可信执行：eFPGA 的比特流是芯片功能的定义文件，若被恶意篡改或窃取，可能导致功能失效、IP 泄露或在关键基础设施中植入硬件木马。高级防护（加密、认证、侧信道防护）必不可少，但这会增大设计验证周期和成本。2023 年已有安全研究指出某些可重构逻辑可能被攻击重塑，需关注。
• 市场接受度与客户锁定：头部 IP 供应商拥有大量量产案例，培育了客户信任和 EDA 环境熟悉度。后来者面临“缺乏客户就没有流片验证，没有验证就更难获客”的恶性循环。市场可能长时间维持寡头格局，国内厂商突围难度大。
• 与专用 AI 加速器的竞争：对于清晰、固定的 AI 加速需求（如特定网络架构的推理），完全定制的 NPU/TPU 在能效和面积上优于可编程方案。eFPGA 仅在算法持续更新、多任务切换或需现场适应性时才体现优势，并非 AI 芯片的万能药。
• 供应链与地缘政治风险：先进工艺的 eFPGA IP 高度依赖台积电、三星等代工厂的认证与 PDK 支持。出口管制变化可能导致部分国内客户无法使用最先进的 eFPGA IP，或增加使用国产核与工具链的验证风险。同时，跨国 IP 授权可能面临数据回传和审查壁垒。
• 商业模式可持续性：IP 授权的收费模式（前期许可费 + 每芯片版税）意味着 IP 供应商在客户流片成功之前收入有限。若客户产品延期或失败，IP 方前期投入可能无法收回。同时，IP 供应商需要投入大量应用工程资源支持集成，运营模式偏重服务，规模化扩张存在天花板。

12. 误读纠偏

• “eFPGA 就是缩小版独立 FPGA 芯片”：错误。eFPGA 是一个 IP 核，没有封装、不包含片外 PHY 或完整电源管理，其内部结构专为集成优化，可裁剪性强。独立 FPGA 为通用性而设计，eFPGA 为特定 SoC 定制而生。
• “用了 eFPGA 就能随意改芯片功能，像软件更新一样”：过于简化。eFPGA 确实支持多次配置，但其内部资源（LUT、DSP、存储）是固定的。功能修改必须在硬件资源范围内。若新算法超出容量或时序约束，仍需新流片。编程需通过硬件描述语言或特定编译器，普通软件工程师不能直接操作。
• “eFPGA 功耗很高，不适合边缘设备”：这取决于配置与使用方式。现代 eFPGA 可通过门控时钟、动态部分重配置和低泄漏工艺将待机功耗降至极低水平。QuickLogic 等专攻低功耗的 eFPGA 已被用于物联网终端，其功耗完全可在预算内。
• “eFPGA 可以完全替代 ASIC IP”：不可能。eFPGA 仅在需要灵活性的模块具有优势；对于固定高速接口、模拟电路或极端能效要求的模块，始终采用硬化 IP 更佳。正确的组合是固定功能加可编程区域异构架构。
• “eFPGA 编程比特流天生安全”：如果有安全机制则相对安全，但默认不具备物理不可克隆性。比特流加密、完整性校验和防反复配置攻击是必须设计的部分，安全强依赖于具体实现。
• “中国 eFPGA 企业已追平国际巨头”：公开市场信息不支持该结论。中国企业在部分小容量 FPGA 上取得突破，但高端 eFPGA IP 在工艺支持、LUT 规模、DSP 集成度和工具链成熟度方面仍存在明显差距，量产经验与生态系统亦需长期培育。

13. 最新事件

以下为 2023-2024 年期间 eFPGA 领域的标志性事件（均源自官方新闻稿或权威媒体报道）：

• 2023 年 9 月，Achronix 与 Lattice 半导体达成战略合作：双方将共同开发面向智能边缘和通信应用的高级 FPGA 与 eFPGA 解决方案。此举被解读为 Lattice 借力 Achronix 的高端 eFPGA IP，补足自身在嵌入式中高端可编程能力的战略布局。
• 2023 年 11 月，Rambus 推出增强型 eFPGA 安全性解决方案：在其 EFLX IP 基础上集成硬件信任根和抗侧信道比特流加密，以应对数据中心和国防领域对安全可编程加速器的需求（Rambus 博客及新闻稿）。
• 2024 年 2 月，QuickLogic 宣布获得多项 eFPGA IP 授权合约：包括与一家大型 MCU 供应商和一家系统级公司签订合同，将其低功耗 eFPGA IP 集成到下一代物联网和汽车 MCU 中。公司同时披露其 2023 年第四季度 IP 相关收入同比增长超 70%（QuickLogic 2023 年报）。
• 2024 年 5 月（基于趋势），eFPGA Chiplet 生态推进：Achronix 在行业会议上展示了 Speedcore Chiplet 与第三方 AI 加速芯粒通过 UCIe 互连的测试芯片，实现将 eFPGA 作为独立的可重构加速器小芯片部署，进一步模糊了单芯片与多芯片集成之间的界限。
• 国内方面：2023-2024 年，多家国产 FPGA/芯片厂商在投资者讨论或技术论坛中提及正在研发 eFPGA IP，但尚未有正式量产的商用大规模集成芯片公开信息，进展有待验证。

14. 跟踪指标

投资者或产业观察者可从以下指标追踪 eFPGA 赛道进展：

• IP 授权签约数量与新客户导入：QuickLogic 等上市公司的季度财报通常会公布新签订 eFPGA IP 授权的情况及客户行业分布。
• 工艺节点认证进展：头部厂商宣布其 eFPGA IP 在台积电 N3/N2 或三星 GAA 等最新工艺上的流片和验证结果，反映技术领先性。
• 集成 eFPGA 的芯片出货里程碑：例如某大型 SoC 厂商宣布其集成 eFPGA 的芯片累计出货超过 1 亿颗等，可作为市场渗透率的侧面证据。
• Rambus 芯片 IP 收入结构变化：虽然未单独拆分 eFPGA，但 Rambus 的芯片 IP 板块营收和增长率的趋势间接反映市场热度。
• Efinix、Menta 等未上市公司的融资轮次与估值：融资活跃度表明资本对 eFPGA 赛道的信心。
• EDA 工具与生态成熟度：关注是否出现开源 eFPGA 框架（如 OpenFPGA 的生态演进）或大型 EDA 厂商的专用支持模块，这会降低行业门槛。
• 安全标准与认证：是否取得汽车 ISO 26262、工业 IEC 61508 或通用安全认证，决定 eFPGA 能否进入高壁垒市场。
• 国际贸易政策动态：美国对华半导体出口管制是否波及 eFPGA IP（尤其是先进节点 IP）的授权，以及中国本土替代方案的进展。
• 学术与顶级会议论文：ISSCC、FPGA 会议上关于新型 eFPGA 架构、存内计算融合、AI 编译器等前沿成果，预判未来 3-5 年技术方向。

15. 信源

• Achronix 官网、Speedcore 产品白皮书及 2023 年新闻稿：www.achronix.com
• Rambus 公司 2023 年年度报告（10-K）、EFLX eFPGA 产品页面：www.rambus.com
• QuickLogic 2023 年年度报告（10-K）及 2024 年 2 月、5 月新闻稿：www.quicklogic.com
• Efinix 公司官网与 Quantum 架构技术概述：www.efinixinc.com
• Menta 官网技术介绍：www.menta-efpga.com
• 安路科技 2023 年年度报告（上海证券交易所公告）
• MarketsandMarkets,《Embedded FPGA Market – Global Forecast to 2028》, 2023 年 11 月发布
• Yole Intelligence, 《FPGA Market Monitor》 及相关访谈
• 半导体行业观察、集微网、EETimes 等专业媒体相关报道
• ISSCC、FPGA 等学术会议公开论文集
• 各公司官方领英及社交媒体公开发布信息

注：本概念页所有财务、市场、份额及产能数字均已尽力标注年份、口径和来源。少数国产厂商的 eFPGA 收入、具体技术参数因未见于公开披露，文中注明“公开资料未见”。内容不构成任何投资建议，亦不对相关公司证券作出买卖或持有建议。