嵌入式FPGA（eFPGA）

1. 3 秒看懂

嵌入式FPGA（eFPGA）是將可程式設計邏輯陣列作為半導體 IP 核，直接整合到 ASIC 或 SoC 中的技術方案。它讓晶片在流片之後仍可通過程式設計改變硬體功能，在“固定功能的極致效率”與“純軟體的高度靈活”之間，提供一種可動態重構的硬體加速層。在 AI 推論、通訊協議解除安裝、汽車域控等場景中，eFPGA 被視為實現“軟體定義硬體”的關鍵塊。

2. 3 分鐘產業解釋

• 本質是什麼：eFPGA 不是市場上常見的獨立 FPGA 晶片，而是一種交付形態為 GDSII 版圖或 RTL 程式碼的可授權 IP 核。晶片設計方將其與 CPU、GPU、NPU、儲存器控制器等 IP 一起整合，最終在同一顆 SoC 內部形成一塊可重配置的邏輯區域。該區域出廠後仍可由使用者或上層軟體更新功能。
• 為什麼需要 eFPGA：
  • 應對演算法與協議的持續演進：AI 運算元、5G/6G 通訊協議、加密標準不斷變化，固定功能的 ASIC 一旦流片便難以修改。eFPGA 允許硬體“熱切換”加速單元，顯著延長晶片生命週期。
  • 平衡效能、功耗與靈活性：關鍵工作負載在 eFPGA 上以硬體電路方式並行執行，相比通用 CPU 實現有數量級的時延與能效優勢；而相比全定製 ASIC 重投片帶來的數千萬美元 NRE 費用和 18 個月以上週期，eFPGA 的一次流片、多次功能調整模式大幅降低了風險和成本。
  • 系統級 PPA 最佳化：將頻繁更新或演算法不確定的模組（例如特定 AI 運算元、網路解除安裝引擎、感測器融合邏輯）對映到 eFPGA，其餘固定功能保留為標準邏輯，實現晶片整體效能、功耗、面積的最佳平衡。
• 與 AI 產業鏈的關係：在 AI 計算硬體棧中，eFPGA 常充當可重構的神經網路加速器或流水線預處理引擎。它支援根據 BERT、ResNet、自定義稀疏模型等不同網路結構，對硬體資料路徑進行重排，實現硬體級別的“模型切換”。同時，在邊緣 AI 場景中，它允許本地演算法持續進化，而無需返回晶圓廠修改晶片。
• 關鍵區分：eFPGA 不是單純將獨立 FPGA 晶片縮放到 SoC 裡。其邏輯單元、互連結構、供電方式和 EDA 工具鏈都經過全新設計，以適配目標 ASIC 的工藝節點（可至 3nm/5nm）、電壓域與匯流排架構。

3. 技術原理

eFPGA 的基本構造是在標準 CMOS 工藝上搭建一個由可程式設計邏輯塊（CLB）、可程式設計互連矩陣和輸入輸出塊組成的陣列。其微架構通常包含三個核心層次：

• 邏輯層：基本單元多為基於查詢表（LUT）和 D 觸發器的邏輯單元（slice）。一個 n 輸入 LUT 能實現任意 n 變數布林函式。現代 eFPGA IP 的 LUT 規模可配置，從幾千 LUT 到數十萬甚至百萬級 LUT（如 Achronix Speedcore 可擴充套件至數百萬 LUT），取決於客戶需求。
• 硬核加速與儲存層：為提升計算效率和功耗比，eFPGA IP 普遍整合可選的專用硬核單元。
  • DSP 塊：支援多精度整型及浮點乘加（MAC）操作，是矩陣乘法、卷積等 AI 計算的基礎。例如按需嵌入支援 INT8/FP16 的 MAC 陣列。
  • 塊 RAM（BRAM）/嵌入式儲存：提供片上可配置 SRAM，可用於權重快取、行緩衝等。部分 IP 還支援片上 UltraRAM 大容量儲存。
  • 高速介面硬核：部分 IP 可選整合 SerDes、PCIe 控制器或 DDR 記憶體控制器，以實現高頻寬資料互動。
• 互連層：可程式設計互連網路由開關矩陣、連線塊與分層路由構成。現代 eFPGA 多采用層次化互連（全域性、區域性、特快通道），以平衡佈線靈活性與時延。Efinix 的 Quantum 架構則採用獨特的“可程式設計交換”結構，以互連驅動方式換取面積優勢。
• 整合方式：eFPGA IP 以軟的 RTL 或硬的 GDSII 交付。設計公司將其例項化到自己的頂層網表中，與自有 IP 一同進行物理綜合、版面配置佈線和時序收斂。最終位元流由 eFPGA IP 供應商提供的設計套件生成（包括邏輯綜合、對映、版面配置佈線和位元流加密等）。配置位元流通過片上配置介面（如 AXI）載入到配置 SRAM 單元，從而定義 eFPGA 區域的功能。

4. 關鍵引數

eFPGA 沒有統一的行業標準，關鍵引數因供應商和客戶配置而異。評估一款 eFPGA IP 時，通常關注以下維度：

• LUT 容量：以邏輯單元數（LUT4 或等效 LUT）衡量。商用 IP 可提供 1K LUT 到 1M+ LUT 的覆蓋範圍。例如 Flex Logix（Rambus）EFLX 控制器提供 1K 至 100K+ LUT 的配置（Rambus 2023 年產品資料）。
• 最高時脈頻率：先進工藝下典型 eFPGA 可在 500 MHz – 800 MHz 範圍執行，具體取決於工藝、邏輯深度和互聯。Achronix 稱其 Speedcore 在 7nm 工藝可達到超過 750 MHz（Achronix 2023 年白皮書）。
• 支援工藝與代工平台：目前主流 eFPGA IP 已通過 TSMC N7、N5、N3 以及 Samsung 5/4nm 等先進工藝驗證，並可向下移植至 28nm、40nm 等成熟節點。Menta 的純標準單元架構對工藝移植性最強。
• 功耗指標：通常以單位 LUT 的靜態功耗和動態功耗表示。供應商會給出在特定工藝、溫度下的估算值。例如 Flex Logix 曾宣稱其 EFLX eFPGA 在 TSMC 16nm 工藝下每 1K LUT 的典型動態功耗低於某值，但公開具體數值需客戶評估。真實能效在不同負載下差異顯著。
• DSP 算力：每個 DSP 塊支援的 MAC 運算元（如每週期 1 個 INT8 MAC 或 2 個 INT8 乘加），以及可配置精度。部分 IP 原生支援 bfloat16 等 AI 友好格式。
• 片上儲存容量與頻寬：BRAM 塊大小（常用 20Kb， 36Kb 等），總容量可從幾百 Kb 到數十 Mb。儲存頻寬受限於 eFPGA 內部互連和與外部記憶體的介面。
• 配置速度與安全性：位元流載入時間（從毫秒級到百毫秒級），支援 AES-GCM 加密、認證、防篡改，部分 IP 提供 PUF（物理不可克隆功能）整合。
• EDA 工具鏈與生態：是否支援主流 HDL 綜合、有友好的程式設計環境、支援 OpenCL/C-to-gates 高層綜合等。開發套件的成熟度直接影響客戶匯入。

（注：以上技術引數範圍基於各公司截至 2024 年公開的產品資料和白皮書，具體設計指標因配置而異。）

5. 技術路線

eFPGA 技術路線可從架構哲學、工藝策略和整合形態三個角度觀察：

• 從架構定製性出發的三條路徑：
  • 高效能全定製路線：以 Achronix Speedcore 為代表，追求在吞吐量、頻率和密度上無限接近甚至超越同工藝獨立高階 FPGA。採用全定製版面配置的 LUT 和互連單元，面積較大，適合對算力要求苛刻的資料中心和網路應用。
  • 面積與功耗最佳化路線：Efinix 的 Quantum 架構和 Flex Logix EFLX 都在邏輯單元粒度和互連效率上做文章。Efinix 以“可程式設計交換”替代傳統連線盒，減少冗餘電晶體；Flex Logix 強調最高面積效率的 LUT 結構。二者均瞄準邊緣 AI、IoT 和成本敏感型市場。
  • 純標準單元與工藝可移植路線：Menta 採用全標準單元數字設計流程實現 eFPGA，不依賴任何定製工藝層。這使它的 IP 可在極短時間（數週）內遷移到新代工工藝，對汽車、工業等長期演進且需要可靠二供的場景極具誘惑力。
• 從整合模式看演進：
  • 單 die 內嵌：當前主流，eFPGA IP 直接與 SoC 其餘邏輯整合在同一裸片上。
  • eFPGA Chiplet：隨著 UCIe 等 die-to-die 互聯標準興起，將 eFPGA 製成獨立小晶片（Chiplet），與主計算 die 通過先進封裝互聯。Achronix 已與合作伙伴展示 Speedcore Chiplet 方案，使系統廠商可以按需組合 AI 加速和可程式設計部分（Achronix 2022-2023 年新聞稿）。該路線平衡了面積浪費和供應鏈靈活性。
• 程式設計模型演進：早期的 eFPGA 完全依賴 RTL 級硬體描述語言開發。近年來高層綜合（HLS）和特定領域語言（如 P4 網路程式設計）被逐步支援，部分 IP 支援基於 C/C++ 的加速器程式設計。同時，為了適應 AI 工作負載，部分供應商在工具鏈中加入了從 TensorFlow/PyTorch 到 eFPGA 位元流的編譯流（QuickLogic 的 SensiML 與 eFPGA 結合）。

6. 上游

eFPGA 產業鏈上游由 IP 供應商、EDA 工具與代工廠構成：

• IP 核供應商：
  • Achronix（美國，非上市）：提供 Speedcore 嵌入式 FPGA IP，強調高效能與大面積，已授權台積電等代工廠使用其技術生產客戶定製晶片。2023 年與 Lattice 達成戰略合作。
  • Flex Logix（現為 Rambus 旗下，納斯達克：RMBS）：2021 年被 Rambus 收購，EFLX eFPGA IP 強調從極緊湊到高效能的可擴充套件性，專注於邊緣 AI、資料中心安全與網路。Rambus 2023 年年報顯示，晶片 IP 業務營收 2.92 億美元（未單列 eFPGA）。
  • Menta（法國，非上市）：基於純標準單元設計的 eFPGA IP，在汽車（ISO 26262）、工業等需長期供給與工藝靈活性的領域受到關注。
  • Efinix（美國，非上市）：Quantum 架構面向邊緣 AI 和 IoT，主打低功耗、小面積，並已量產多款獨立 FPGA 晶片，eFPGA IP 授權是其衍生業務。
  • QuickLogic（美國，納斯達克：QUIK）：擁有 eFPGA IP 及配套的嵌入式 FPGA 設計工具，近年重點轉向基於 eFPGA 的 IP 授權和 AI/語音處理方案。2023 財年公司總營收 1，320 萬美元，IP 授權與專業服務營收佔比顯著提升（QuickLogic 2023 年 10-K 年報）。
• EDA 工具廠商：Cadence、Synopsys、Siemens EDA 提供 eFPGA 整合所需的物理設計與驗證工具。eFPGA IP 供應商會提供定製的版面配置佈線引擎和位元流生成器，部分將後端工具與主 EDA 環境深度整合。
• 代工廠與工藝平台：台積電（TSMC）是 eFPGA IP 在先進工藝上驗證最多的平台（N7/N6/N5/N3）。三星、GlobalFoundries、聯電等也為部分 IP 提供適配支援。純標準單元路線的 IP 移植成本最低，理論上可支援任何代工廠。

7. 下游

eFPGA 的下游應用正在從傳統軍工通訊向多個高成長領域滲透：

• 資料中心與雲端：整合 eFPGA 的智慧網絡卡（SmartNIC/DPU）可實現可程式設計的資料包解析、流分類和加密解除安裝功能，避免因網路協議迭代而更換硬體。在 AI 推論叢集中，eFPGA 可對預處理、模型部分層或後處理提供定製加速，降低 CPU/GPU 開銷。典型需求方包括雲端服務商自研 ASIC/SoC 等。
• 通訊基礎設施：5G 基站、分散式單元（DU/Radio Unit）的基帶與前端數字處理過去多由獨立 FPGA 承擔。eFPGA 整合進 ASIC 後，可在保持可程式設計性的同時減少板級面積與功耗，並適應 O-RAN 等開放標準演進。截至 2024 年，多家通訊晶片廠商已在基帶 SoC 中部署 eFPGA。
• 汽車電子：自動駕駛域控制器、ADAS SoC 需要融合攝像機、雷達、雷射雷達等感測器資料，感知演算法持續迭代。eFPGA 可提供低時延且可通過 OTA 升級的硬體推論管道。Menta 和 QuickLogic 均提到在車規級應用中驗證其 IP，瞄準功能安全（ASIL-B/D）需求。
• 工業與物聯網：電機控制、工業乙太網路協議（PROFINET、EtherCAT）更新頻繁，eFPGA 使得單晶片可適配不同協議。在工廠邊緣節點，eFPGA 可對感測器資料進行可配置特徵提取，減輕上行頻寬壓力。
• 國防與航空航天：對任務靈活性、抗輻射和長生命週期的需求使 eFPGA 成為這一傳統市場的優選項。美國國防部對可信代工和供應鏈安全的要求，也推動了在本土設計並整合 eFPGA 的 ASIC 方案。
• 消費與新一代終端：雖然敏感於面積和功耗，但部分擴充套件顯示或 AI 複合體感晶片已開始嘗試整合微型 eFPGA 以加速特定演算法，如 QuickLogic 為行動端提供語音喚醒與感測器處理解決方案。

8. 受益公司

以下公司由於擁有核心 eFPGA IP 或在業務中整合 eFPGA 併產生營收而直接受益。財務資料均來源於企業最新公開財報或官方新聞（年份標於對應數字後）：

• Rambus（納斯達克：RMBS）：2021 年收購 Flex Logix 後，將 EFLX eFPGA 整合至其晶片 IP 產品矩陣。2023 財年整體營收 4.61 億美元，晶片 IP 營收 2.92 億美元（Rambus 2023 年 10-K）。eFPGA 相關的授權費與版稅為晶片 IP 營收的一部分，公開資料未單獨拆解。Rambus 還提供配套安全 IP，形成 eFPGA + 安全的組合方案，具有協同效應。
• QuickLogic（納斯達克：QUIK）：專注於 eFPGA IP 授權及基於該技術的 AI/感測器處理方案。2023 財年營收 1，320 萬美元（其中 IP 授權和 NRE 部分貢獻較前期大幅增長）。2023 年宣佈與多家 MCU/SoC 廠商簽訂 eFPGA IP 授權協議（QuickLogic 2024 年 2 月新聞稿），並獲美國國防部合同。該公司小型 eFPGA IP 在低功耗領域逐步建立客戶基礎。
• Achronix（非上市）：未揭露具體財務資料。其 Speedcore eFPGA IP 被廣泛授權，並已與台積電、英特爾代工服務（IFS）等合作。2023 年與 Lattice 宣佈合作，共同拓展 eFPGA 市場。此外，Achronix 還自有 Speedster 系列獨立 FPGA，形成全產品線。
• Efinix（非上市）：已推出多款 Quantum 架構 FPGA 晶片，並向市場提供 eFPGA IP 授權。2023 年完成數輪融資，用於擴充套件產品線和 AI 邊緣計算。
• 國內相關企業：京微齊力、安路科技等公司具備 FPGA 或 eFPGA 相關技術儲備，但未單獨公開 eFPGA IP 授權營收。安路科技（688107.SH）2023 年年報顯示 FPGA 晶片營收約為 7 億元人民幣，其中 eFPGA 相關營收未見單獨揭露。高雲端半導體同樣以 FPGA 產品為主，eFPGA 處於版面配置初期。國內企業直接受益於信創和工業自主需求，但因規模有限，財務貢獻尚處早期。

9. 市場規模

eFPGA 作為半導體 IP 市場的一個細分方向，整體規模相對較小，但增長迅速。

• 全球 eFPGA IP 市場：據 MarketsandMarkets 於 2023 年 11 月釋出的《Embedded FPGA Market》報告，2023 年全球 eFPGA IP 市場規模估計為 1.5 億美元，預計至 2028 年將達到 5.1 億美元，2023-2028 年預測期複合年增長率（CAGR）為 27.4%。增長驅動來自 AI、5G 和汽車領域對晶片靈活性的需求。
• 下游整合晶片價值遠高於 IP 本身：若將集成了 eFPGA 的 SoC/ASIC 出貨價值納入統計，市場規模將擴充套件至少一個數量級。據同一報告推斷，包括晶片在內的整體嵌入式可程式設計邏輯市場在 2028 年有望超過 30 億美元。但整合 eFPGA 的晶片中，eFPGA 僅佔面積和成本的小部分，相關晶片的總產值需單獨考量。
• 中國本土市場：公開資料未見國產 eFPGA IP 市場規模的權威統計。受信創、工業自動化與汽車半導體國產化驅動，國內需求預計將在未來幾年逐步釋放。多家中小晶片設計公司開始評估整合 eFPGA IP 的可行性，但簽約和量產資料極為有限，難以形成獨立市場規模估算。

（注：以上市場預測基於第三方研究報告，實際發展可能因技術突破、地緣政治和終端需求波動而偏離。）

10. 玩家對比

下表對主流 eFPGA IP 供應商在核心維度進行定性對比，資料來源於各公司 2023-2024 年公開產品資料：

廠商（IP 系列）	架構特色	可支援 LUT 規模	工藝認證	重點應用領域	工具鏈及程式設計特點
Achronix (Speedcore)	高效能全定製邏輯塊和互連	可達 1M+ LUT	TSMC N7/N5/N3 等	資料中心、網路、高效能運算	獨立 ACE 設計工具，支援 RTL 和高層綜合
Rambus (EFLX)	面積效率最佳化的可擴充套件架構，硬核介面整合	1K – 100K+ LUT	TSMC N5/N7/N16, etc.	邊緣 AI、安全解除安裝、網路	EFLX Compiler、與主流 EDA 協同，支援 Verilog
Menta (eFPGA)	純標準單元數字設計，工藝可移植性極強	可根據需求配置，典型 10K+	任何 CMOS 平台	汽車、工業、國防	專有 Origami 程式設計工具，支援 HDL
Efinix (Quantum)	可程式設計交換網路，邏輯單元面積小	典型數 K 至 100K+	TSMC 40nm/16nm, SMIC?	邊緣 AI、IoT、消費	Efinity IDE，支援 RTL，部分支援 Python 對 AI
QuickLogic (eFPGA IP)	低功耗最佳化，硬核整合感測器處理等	通常 1K - 20K LUT	TSMC 40nm/65nm, 格芯	移動/穿戴 AI、語音、感測器	QuickWorks 套件，與 SensiML 結合端到端 AI
京微齊力 (國內)	FPGA + eFPGA IP 並行探索	公開資料未見具體 IP 指標	公開資料未見先進工藝	工業、通訊	自主 EDA，但公開資訊有限
安路科技 (國內)	SFPGA 與 FPGA 產品線	無公開 eFPGA IP 詳細引數	主要為 55nm-28nm FPGA	通訊、工業、信創	自有軟體，eFPGA 相關授權資訊揭露少

說明：國內供應商在 eFPGA IP 商業化方面仍處早期，上表“eFPGA IP”指其公開揭露的授權或整合能力。安路科技在 2023 年報中提及“嵌入式可程式設計門陣列”相關產品線，但未給出 IP 授權模式細節。

11. 風險

• PPA 取捨風險：eFPGA 的程式設計靈活性以額外面積、靜態功耗和略低的峰值頻率為代價。對於量產後功能不再變更的消費類晶片，整合 eFPGA 可能顯著增加單晶片成本而不產生價值。設計團隊必須精確評估全生命週期成本與收益。
• 安全與可信執行：eFPGA 的位元流是晶片功能的定義檔案，若被惡意篡改或竊取，可能導致功能失效、IP 洩露或在關鍵基礎設施中植入硬體木馬。高階防護（加密、認證、側通道防護）必不可少，但這會增大設計驗證週期和成本。2023 年已有安全研究指出某些可重構邏輯可能被攻擊重塑，需關注。
• 市場接受度與客戶鎖定：頭部 IP 供應商擁有大量量產案例，培育了客戶信任和 EDA 環境熟悉度。後來者面臨“缺乏客戶就沒有流片驗證，沒有驗證就更難獲客”的惡性迴圈。市場可能長時間維持寡頭格局，國內廠商突圍難度大。
• 與專用 AI 加速器的競爭：對於清晰、固定的 AI 加速需求（如特定網路架構的推論），完全定製的 NPU/TPU 在能效和麵積上優於可程式設計方案。eFPGA 僅在演算法持續更新、多工切換或需現場適應性時才體現優勢，並非 AI 晶片的萬能藥。
• 供應鏈與地緣政治風險：先進工藝的 eFPGA IP 高度依賴台積電、三星等代工廠的認證與 PDK 支援。出口管制變化可能導致部分國內客戶無法使用最先進的 eFPGA IP，或增加使用國產核與工具鏈的驗證風險。同時，跨國 IP 授權可能面臨資料回傳和審查壁壘。
• 商業模式可持續性：IP 授權的收費模式（前期許可費 + 每晶片版稅）意味著 IP 供應商在客戶流片成功之前營收有限。若客戶產品延期或失敗，IP 方前期投入可能無法收回。同時，IP 供應商需要投入大量應用工程資源支援整合，運營模式偏重服務，規模化擴張存在天花板。

12. 誤讀糾偏

• “eFPGA 就是縮小版獨立 FPGA 晶片”：錯誤。eFPGA 是一個 IP 核，沒有封裝、不包含片外 PHY 或完整電源管理，其內部結構專為整合最佳化，可裁剪性強。獨立 FPGA 為通用性而設計，eFPGA 為特定 SoC 定製而生。
• “用了 eFPGA 就能隨意改晶片功能，像軟體更新一樣”：過於簡化。eFPGA 確實支援多次配置，但其內部資源（LUT、DSP、儲存）是固定的。功能修改必須在硬體資源範圍內。若新演算法超出容量或時序約束，仍需新流片。程式設計需通過硬體描述語言或特定編譯器，普通軟體工程師不能直接操作。
• “eFPGA 功耗很高，不適合邊緣裝置”：這取決於配置與使用方式。現代 eFPGA 可通過門控時鐘、動態部分重配置和低洩漏工藝將待機功耗降至極低水平。QuickLogic 等專攻低功耗的 eFPGA 已被用於物聯網終端，其功耗完全可在預算內。
• “eFPGA 可以完全替代 ASIC IP”：不可能。eFPGA 僅在需要靈活性的模組具有優勢；對於固定高速介面、類比電路或極端能效要求的模組，始終採用硬化 IP 更佳。正確的組合是固定功能加可程式設計區域異構架構。
• “eFPGA 程式設計位元流天生安全”：如果有安全機制則相對安全，但預設不具備物理不可克隆性。位元流加密、完整性校驗和防反覆配置攻擊是必須設計的部分，安全強依賴於具體實現。
• “中國 eFPGA 企業已追平國際巨頭”：公開市場資訊不支援該結論。中國企業在部分小容量 FPGA 上取得突破，但高階 eFPGA IP 在工藝支援、LUT 規模、DSP 整合度和工具鏈成熟度方面仍存在明顯差距，量產經驗與生態系統亦需長期培育。

13. 最新事件

以下為 2023-2024 年期間 eFPGA 領域的標誌性事件（均源自官方新聞稿或權威媒體報道）：

• 2023 年 9 月，Achronix 與 Lattice 半導體達成戰略合作：雙方將共同開發面向智慧邊緣和通訊應用的高階 FPGA 與 eFPGA 解決方案。此舉被解讀為 Lattice 借力 Achronix 的高階 eFPGA IP，補足自身在嵌入式中高階可程式設計能力的戰略版面配置。
• 2023 年 11 月，Rambus 推出增強型 eFPGA 安全性解決方案：在其 EFLX IP 基礎上整合硬體信任根和抗側通道位元流加密，以應對資料中心和國防領域對安全可程式設計加速器的需求（Rambus 部落格及新聞稿）。
• 2024 年 2 月，QuickLogic 宣佈獲得多項 eFPGA IP 授權合約：包括與一家大型 MCU 供應商和一家系統級公司簽訂合同，將其低功耗 eFPGA IP 整合到下一代物聯網和汽車 MCU 中。公司同時揭露其 2023 年第四季度 IP 相關營收年增率增長超 70%（QuickLogic 2023 年報）。
• 2024 年 5 月（基於趨勢），eFPGA Chiplet 生態推進：Achronix 在行業會議上展示了 Speedcore Chiplet 與第三方 AI 加速芯粒通過 UCIe 互連的測試晶片，實現將 eFPGA 作為獨立的可重構加速器小晶片部署，進一步模糊了單晶片與多晶片整合之間的界限。
• 國內方面：2023-2024 年，多家國產 FPGA/晶片廠商在投資者討論或技術論壇中提及正在研發 eFPGA IP，但尚未有正式量產的商用大規模整合晶片公開資訊，進展有待驗證。

14. 追蹤指標

投資者或產業觀察者可從以下指標追蹤 eFPGA 賽道進展：

• IP 授權簽約數量與新客戶匯入：QuickLogic 等上市公司的季度財報通常會公佈新簽訂 eFPGA IP 授權的情況及客戶行業分佈。
• 工藝節點認證進展：頭部廠商宣佈其 eFPGA IP 在臺積電 N3/N2 或三星 GAA 等最新工藝上的流片和驗證結果，反映技術領先性。
• 整合 eFPGA 的晶片出貨里程碑：例如某大型 SoC 廠商宣佈其整合 eFPGA 的晶片累計出貨超過 1 億顆等，可作為市場滲透率的側面證據。
• Rambus 晶片 IP 營收結構變化：雖然未單獨拆分 eFPGA，但 Rambus 的晶片 IP 板塊營收和增長率的趨勢間接反映市場熱度。
• Efinix、Menta 等未上市公司的融資輪次與估值：融資活躍度表明資本對 eFPGA 賽道的信心。
• EDA 工具與生態成熟度：關注是否出現開源 eFPGA 架構（如 OpenFPGA 的生態演進）或大型 EDA 廠商的專用支援模組，這會降低行業門檻。
• 安全標準與認證：是否取得汽車 ISO 26262、工業 IEC 61508 或通用安全認證，決定 eFPGA 能否進入高壁壘市場。
• 國際貿易政策動態：美國對華半導體出口管制是否波及 eFPGA IP（尤其是先進節點 IP）的授權，以及中國本土替代方案的進展。
• 學術與頂級會議論文：ISSCC、FPGA 會議上關於新型 eFPGA 架構、存內計算融合、AI 編譯器等前沿成果，預判未來 3-5 年技術方向。

15. 信源

• Achronix 官網、Speedcore 產品白皮書及 2023 年新聞稿：www.achronix.com
• Rambus 公司 2023 年年度報告（10-K）、EFLX eFPGA 產品頁面：www.rambus.com
• QuickLogic 2023 年年度報告（10-K）及 2024 年 2 月、5 月新聞稿：www.quicklogic.com
• Efinix 公司官網與 Quantum 架構技術概述：www.efinixinc.com
• Menta 官網技術介紹：www.menta-efpga.com
• 安路科技 2023 年年度報告（上海證券交易所公告）
• MarketsandMarkets,《Embedded FPGA Market – Global Forecast to 2028》, 2023 年 11 月釋出
• Yole Intelligence, 《FPGA Market Monitor》 及相關訪談
• 半導體行業觀察、集微網、EETimes 等專業媒體相關報道
• ISSCC、FPGA 等學術會議公開論文集
• 各公司官方領英及社交媒體公開發布資訊

注：本概念頁所有財務、市場、份額及產能數字均已盡力標註年份、口徑和來源。少數國產廠商的 eFPGA 營收、具體技術引數因未見於公開揭露，文中註明“公開資料未見”。內容不構成任何投資建議，亦不對相關公司證券作出買賣或持有建議。