EUV 掩模

3 秒看懂

EUV 掩模不是传统透射式光罩，而是一面能反射 13.5nm 极紫外光的”镜子+挡板”——超低膨胀玻璃基板上沉积约 40 对 Mo/Si 多层膜充当反射镜，表面覆盖钽基吸收体形成图案。光刻时，光从吸收体”窗口”处照入多层膜并反射回来，被吸收体遮挡的区域则无光。任何纳米级缺陷都会”印”到每片晶圆上，因此 EUV 掩模是 EUV 量产最关键、最昂贵的耗材之一。

3 分钟产业解释

为什么 EUV 掩模是”卡脖子”？

传统 DUV（193nm ArF）光刻使用石英透射掩模，技术成熟、供应充裕。进入 EUV（13.5nm）时代后，掩模发生了范式转换：

1. 反射而非透射——EUV 光被几乎所有材料吸收，无法像 DUV 那样穿透石英基板，只能用 Mo/Si 多层膜做布拉格反射镜。这要求基板表面亚埃级粗糙度（<0.15nm RMS）、多层膜厚度均匀性控制在原子层级别。

2. 没有”退而求其次”的替代品——每一道 EUV 图形层都必须使用专属的 EUV 掩模，不存在降级方案。

3. 极高的产业集中度——掩模毛坯（blank）全球仅 AGC（旭硝子）、HOYA、S&S Tech（韩国）三家公司能量产，而光化（actinic）检测设备几乎被日本 Lasertec 独家垄断。任何一家供应中断，都可能导致全球先进制程产线停摆。

4. 成本剧增——一张 EUV 掩模成本据行业估算约在 $100K–$300K+ 量级[行业估算，各厂实际定价未充分披露]，是 DUV 掩模的 5–10 倍以上。一个先进 SoC 可能需要 80–100 张掩模，其中 EUV 层每层一张专用掩模。

5. 产能约束——掩模从毛坯到成品需要经过多道精密工艺（电子束直写图形化、检测、修复），周期长达数周。随着 EUV 层数增加（从 5nm 的 ~15 层到未来 N2 及以下更多层），掩模供应压力持续加大。

结论：EUV 掩模是将摩尔定律推进到 5nm/3nm/2nm 及以下节点的必需基础设施，其供应链安全直接决定先进逻辑芯片的产能天花板。

15 分钟专家深入

从”一块玻璃”到”纳米级反射镜+图案”的完整工艺链

1. 掩模毛坯（Mask Blank）制备

EUV 掩模毛坯截面示意（从基底向上的堆叠顺序）：

    ┌──────────────────────────────┐
    │     钽基吸收体（Absorber）     │  ~50-70nm
    │   TaBN / TaN / TaBO 等       │
    ├──────────────────────────────┤
    │     钌保护层（Ru Capping）     │  ~2-3nm
    ├──────────────────────────────┤
    │                              │
    │   Mo/Si 多层膜反射镜           │  ~40 对 × ~6.9nm/对 ≈ 280nm
    │   (Mo ~2nm + Si ~4.9nm)/对   │
    │                              │
    ├──────────────────────────────┤
    │  超低膨胀玻璃基板（LTEM）       │  6.35mm (152×152mm)
    │  Corning ULE® / HOYA 等      │
    └──────────────────────────────┘

关键工艺难点：

2. 掩模图形化

掩模图形化使用电子束直写（e-beam writer，量产主流为单束可变形状束 VSB 系统，多束技术近年引入以提升产能），而非光学曝光。关键步骤：

• 涂覆电子束抗蚀剂——涂在吸收体表面
• 电子束直写——按设计数据逐点曝光，写入时间可达 数小时/片（高复杂度图案）
• 刻蚀——将图案转移到吸收体层
• 去胶与清洗

写入时间是产能瓶颈之一。多束直写技术（如 IMS 的多束系统）正在试图提升吞吐量，但速度仍远不及光学曝光。

3. 掩模检测（Mask Inspection）

这是 EUV 掩模产业链中最关键、资本最密集的环节之一。

Lasertec 的垄断地位：全球能供应 EUV 光化检测设备的公司，Lasertec 是目前唯一经过产线验证的供应商。其 ACTIS（Actinic mask inspection）系列设备单价据行业估算达数千万美元级别[行业估算，具体定价未公开]，且交期长、产能有限。

4. 掩模修复（Mask Repair）

检测到缺陷后，需要使用聚焦离子束（FIB）或聚焦电子束（e-beam）进行纳米级修复。Carl Zeiss 的 MeRiT 系列是该领域的主导设备。

5. 掩模保护——Pellicle（保护膜）

DUV 掩模早已标配 pellicle（一层薄膜，防止颗粒落到掩模表面并被成像到晶圆上）。EUV pellicle 曾是长期难题：

• EUV 光会被几乎所有材料吸收，pellicle 膜须极薄（约数十纳米级）才能保证足够透过率
• 还须耐受 EUV 光源的高功率密度（热负荷）
• ASML 研发了 EUV pellicle 并已开始供货 [定性确认]，Mitsui Chemicals 也参与开发
• 截至 2023–2024 年，EUV pellicle 的产能和良率仍在爬坡中，部分产线仍在部分层不使用 pellicle 而依赖极高洁净度管控 [行业报道口径]

技术原理（最深）

EUV 掩模的反射成像机制

EUV 光刻的核心物理是布拉格反射（Bragg Reflection）：

入射 EUV 光 (λ=13.5nm, 斜入射，与掩模表面掠射角约6°，与法线夹角约84°)
        ↓  ↘
        |  ↘  θ ≈ 6° (掠射角)
 ───────┼──────────── 吸收体 (Ta-based) ───────
        |    ↘
 ═══════╪══════ Mo ───── ~2nm
        |────── Si ───── ~4.9nm     ← 多层膜对 (重复 ~40 次)
        |    ↗
        |  ↗  反射光
        |↗
   LTEM 基板

布拉格条件：

2d·sin(θ) = mλ

其中：
  d ≈ 6.9nm (Mo/Si 对的周期)
  θ ≈ 90° - 6° ≈ 84° (相对多层膜面的入射角)
  λ = 13.5nm
  m = 1 (一级反射)

每对 Mo/Si 层的界面提供微弱反射，约 40 对累积相干叠加后达到 ~65%+ 的总反射率 [行业文献典型值]。

吸收体的”挡光”角色

吸收体的作用是在不需要光的区域吸收而非反射 EUV 光：

Mask 3D 效应（M3D）——EUV 掩模的”原罪”

这是 EUV 掩模与 DUV 掩模最本质的区别之一：

DUV 掩模（193nm）：吸收体厚度 ~100nm vs 波长 193nm
  → 吸收体相对波长"很薄"，可近似为二维薄面
  → 影响较小

EUV 掩模（13.5nm）：吸收体厚度 ~60nm vs 波长 13.5nm
  → 吸收体相对波长"很厚"（约 4-5 个波长）
  → 产生显著的三维衍射/阴影效应

Mask 3D 效应的具体后果：

1. 阴影效应（Shadowing）——由于 EUV 光以 ~6° 斜入射，吸收体在光照方向投下阴影，左右不对称
2. 衍射效率差异——不同方向（X/Y）和不同周期的图形，衍射效率不同
3. 偏振依赖性——TE/TM 偏振在高 NA 下行为不同
4. 对 MEEF（Mask Error Enhancement Factor）的影响——M3D 使 MEEF 升高，掩模上的微小 CD 误差被放大到晶圆上

应对策略：

• 优化吸收体厚度/材料（减薄但不能太薄以致吸收不足）
• OPC（光学邻近校正）中加入 M3D 校正（Mask 3D correction）
• 采用逆向光刻技术（ILT）在掩模端做更激进的图案优化
• 光源-掩模联合优化（SMO）

吸收体材料的演进

早期探索: Cr-based → 吸收系数不够理想

第一代量产: TaBN (氮化钽硼)
  - 吸收系数高, 工艺成熟
  - 但 M3D 效应较明显

迭代优化: TaN / TaBO 等成分调变
  - 追求更高 n 值（折射率实部）以降低所需厚度
  - 兼顾 DUV (193nm) 可检查性（某些组成在 193nm 也有足够反差）

前沿方向: 低 n / 高 k 吸收体材料研究
  - 目标: 更薄的吸收体 → 更小的 M3D
  - 挑战: 材料工艺窗口、刻蚀选择比、耐久性

⚠️ 具体哪种吸收体材料在哪个代际节点成为主流，各公司选择不尽相同，此处为行业文献中的定性技术趋势总结，非特定厂商的产线验证信息。

技术演进史

技术路线对比

EUV 掩模 vs DUV 掩模 vs 未来潜在替代

⚠️ High-NA 掩模的具体规格仍在开发中，上述为基于 ASML 已公开技术路线的定性描述，最终量产规格可能调整。

上下游

上游：材料与设备

掩模毛坯制备
├── 基板: Corning (ULE® 玻璃) → 供应 AGC/HOYA 加工
├── 多层膜沉积: 磁控溅射设备 (含 Mo/Si 靶材)
├── 吸收体沉积: Ta 基靶材 (TaN, TaBN 等)
└── 抛光/清洗: 超精密 CMP/湿法设备

图形化
└── 多束电子束直写: IMS Nanofabrication (Multi-beam)
    (注: IMS 部分股权曾由 Intel 等持有，后有过股权变动)

检测
├── 光化检测: Lasertec (ABI / ACTIS 系列)
└── 非光化/辅助: KLA, ASML (HMI), JEOL

修复
└── FIB / e-beam repair: Carl Zeiss (MeRiT 系列)

Pellicle
└── ASML / Mitsui Chemicals [定性确认]

中游：掩模制造商（Mask Shop）

下游：最终用户

Fabless（如 Apple, Qualcomm, NVIDIA, AMD）设计芯片 → 晶圆代工厂（TSMC, Samsung）使用 EUV 掩模进行光刻 → 掩模作为一次性投资的持续使用资产（可重复使用数万次，但会逐渐降级需更换）。

关键指标

供需与市场数据

市场规模

⚠️ 以下数据为基于公开行业报告与分析师估算的数量级判断，各机构口径不同，仅供理解量级参考。

• 全球光掩模（Photomask）市场：约 $50-60 亿美元/年（2023 年估算），其中 EUV 掩模占比在快速上升
• EUV 掩模毛坯市场：随 EUV 层数增加和制程节点渗透而增长，具体规模无统一公开数据 [未充分披露]
• EUV 掩模单位成本：$100K-$300K+/片 [行业估算]，对比 DUV 的 $10K-$30K

供需瓶颈

需求驱动

• EUV 层数增加：N7+ (约 4 层) → N5 (约 12-15 层) → N3/N2 (可能 >20 层) [行业估算，各节点实际层数依赖具体设计]
• 每个 EUV 层数千片晶圆产出可能需要多套掩模（良率迭代 + 掩模更换）
• DRAM 也开始引入 EUV (1α/1β nm 及以下)

代表公司与资本映射

投资看点：Lasertec 因 EUV 光化检测的近乎垄断地位，被视为 EUV 掩模产业链中”卖水人”逻辑最纯的标的之一；AGC/HOYA 受益于毛坯需求增长但并非纯半导体业务；掩模 merchant shop 如 Photronics 则是直接受益于掩模需求增量。

投资逻辑

核心逻辑：EUV 掩模是”光刻基础设施中的基础设施”

1. 确定性增长：只要先进逻辑继续微缩，EUV 层数必然增加 → 掩模需求量只增不减。

2. 供给刚性极强：毛坯/检测/直写三大瓶颈环节数年内难以被新玩家突破，先发者享受定价权。

3. “卖铲子”逻辑：无论 TSMC/Samsung/Intel 谁胜出，都需要 EUV 掩模和掩模设备，供应商是”与赌桌无关的庄家”。

4. High-NA 加倍效应：High-NA EUV 的掩模规格更严、成本更高、检测需求更大，有望进一步拉升单位价值量。

风险因素

• EUV 被替代：定向自组装（DSA）、电子束直写（无需掩模的 multi-beam direct-write）等技术若突破，可能在部分场景取代掩模光刻——但短中期内概率低
• EUV 层数不及预期：若晶体管架构创新（如 CFET）允许减少图形化层数
• 地缘政治：日本对韩国的出口管制历史说明掩模材料/设备供应的脆弱性
• Mask Shop 内化趋势：大客户自建掩模厂 → 商业 mask shop 的先进制程份额可能被压缩

常见误读纠偏

❌ 误读 1：“EUV 掩模就是把 DUV 掩模的波长换了一下，结构类似”

纠偏：两者物理机制完全不同。DUV 掩模是透射型（光穿过石英，被 Cr 吸收体遮挡）；EUV 掩模是反射型（光被 Mo/Si 多层膜反射，被 Ta 吸收体吸收）。堆叠结构、基板材料、检测方式、pellicle 方案全部不同。将 EUV 掩模理解为”升级版 DUV 掩模”会严重低估其技术难度和供应链复杂性。

❌ 误读 2：“EUV 掩模的瓶颈主要在图形化（e-beam 直写）”

纠偏：e-beam 直写确实是产能瓶颈之一，但最深层的瓶颈在掩模毛坯质量和光化检测能力。毛坯上一个原子级缺陷就可能导致整张掩模报废；而没有 Lasertec 的光化检测设备，你甚至无法发现这些缺陷。图形化再快，如果毛坯缺陷率高、检测能力不足，整条链也跑不起来。应将 EUV 掩模瓶颈理解为毛坯—检测—图形化三位一体的系统约束。

❌ 误读 3：“EUV pellicle 已经成熟，掩模保护不是问题了”

纠偏：EUV pellicle 虽已开始部署，但其透过率、功率耐受性和产能远未达到 DUV pellicle 的成熟度。部分产线仍在以极高洁净度管控代替 pellicle 来降低成本和避免 pellicle 带来的光量损失。在 High-NA 下，更高的功率密度对 pellicle 的挑战更大，尚不能认为已完全解决 [截至 2024 年初的行业状态]。

❌ 误读 4：“EUV 掩模的数字和 DUV 完全一样，只是叫法不同”

纠偏：关键参数完全不同。DUV 掩模 Cr 吸收体 ~100nm 厚；EUV 掩模 Ta 基吸收体 ~50-70nm 厚。DUV 掩模在 193nm 波长下检测；EUV 掩模需在 13.5nm 波长下做光化检测。MEEF 在 EUV 中显著更高。这些差异意味着工艺窗口、成本结构、供应商格局完全不同。

学习路径

入门（1-3 小时）

1. ASML 官网 EUV 技术介绍页面——了解反射式光刻基本原理
2. imec 年度技术论坛公开演讲——了解 EUV 掩模最新状态
3. YouTube: “EUV lithography explained” 类视频——建立直觉

进阶（1-2 周）

4. SPIE Advanced Lithography 会议论文（每年 2-3 月，San Jose）——EUV 掩模领域最重要的学术/工业会议
5. SEMATECH / EUV LLC 历史文档——了解 EUV 掩模研发的历史脉络
6. Lasertec 年报/IR 材料——了解光化检测设备的技术规格与商业逻辑
7. AGC/HOYA 半导体部门技术页面——了解掩模毛坯技术

专家（持续跟踪）

8. Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3)——SPIE 旗下期刊，有大量 EUV 掩模论文
9. ASML Annual Report 中的 Technology 节点——了解 High-NA 掩模规划
10. IRDS (International Roadmap for Devices and Systems) 光刻路线图——了解 EUV 掩模的中远期技术挑战
11. 供应链分析师报告（如 VLSI Research / TechInsights）——量化数据来源

一句话总结

EUV 掩模是一面原子精度的”反射式纳米镜子”，它是 EUV 光刻从实验走向量产的命门，也是先进制程供应链中最集中、最昂贵、最难以替代的基础设施环节之一。

延伸阅读与来源

⚠️ 本文数据说明：标注 [行业估算] 的数字为基于多方公开资料的数量级判断，非精确审计数据；标注 [未充分披露] 的信息表示相关厂商未在公开渠道给出具体数字；所有技术规格均基于行业文献与厂商公开技术资料的定性/定量表述，未进行独立实验验证。公司信息复核以各公司官方 IR 材料为准。