EUV 掩模
3 秒看懂
EUV 掩模不是傳統透射式光罩，而是一面能反射 13.5nm 極紫外光的”鏡子+擋板”——超低膨脹玻璃基板上沉積約 40 對 Mo/Si 多層膜充當反射鏡，表面覆蓋鉭基吸收體形成圖案。光刻時，光從吸收體”視窗”處照入多層膜並反射回來，被吸收體遮擋的區域則無光。任何奈米級缺陷都會”印”到每片晶圓上，因此 EUV 掩模是 EUV 量產最關鍵、最昂貴的耗材之一。
3 分鐘產業解釋
為什麼 EUV 掩模是”卡脖子”？
傳統 DUV（193nm ArF）光刻使用石英透射掩模，技術成熟、供應充裕。進入 EUV（13.5nm）時代後，掩模發生了範式轉換：
-
反射而非透射——EUV 光被幾乎所有材料吸收，無法像 DUV 那樣穿透石英基板，只能用 Mo/Si 多層膜做布拉格反射鏡。這要求基板表面亞埃級粗糙度（<0.15nm RMS）、多層膜厚度均勻性控制在原子層級別。
-
沒有”退而求其次”的替代品——每一道 EUV 圖形層都必須使用專屬的 EUV 掩模，不存在降級方案。
-
極高的產業集中度——掩模毛坯（blank）全球僅 AGC（旭硝子）、HOYA、S&S Tech（韓國）三家公司能量產，而光化（actinic）檢測裝置幾乎被日本 Lasertec 獨家壟斷。任何一家供應中斷，都可能導致全球先進製程產線停擺。
-
成本劇增——一張 EUV 掩模成本據行業估算約在 $100K–$300K+ 量級[行業估算，各廠實際定價未充分揭露]，是 DUV 掩模的 5–10 倍以上。一個先進 SoC 可能需要 80–100 張掩模，其中 EUV 層每層一張專用掩模。
-
產能約束——掩模從毛坯到成品需要經過多道精密工藝（電子束直寫圖形化、檢測、修復），週期長達數週。隨著 EUV 層數增加（從 5nm 的 ~15 層到未來 N2 及以下更多層），掩模供應壓力持續加大。
結論：EUV 掩模是將摩爾定律推進到 5nm/3nm/2nm 及以下節點的必需基礎設施，其供應鏈安全直接決定先進邏輯晶片的產能天花板。
15 分鐘專家深入
從”一塊玻璃”到”奈米級反射鏡+圖案”的完整工藝鏈
1. 掩模毛坯（Mask Blank）製備
EUV 掩模毛坯截面示意（從基底向上的堆疊順序）：
┌──────────────────────────────┐
│ 鉭基吸收體（Absorber） │ ~50-70nm
│ TaBN / TaN / TaBO 等 │
├──────────────────────────────┤
│ 釕保護層（Ru Capping） │ ~2-3nm
├──────────────────────────────┤
│ │
│ Mo/Si 多層膜反射鏡 │ ~40 對 × ~6.9nm/對 ≈ 280nm
│ (Mo ~2nm + Si ~4.9nm)/對 │
│ │
├──────────────────────────────┤
│ 超低膨脹玻璃基板（LTEM） │ 6.35mm (152×152mm)
│ Corning ULE® / HOYA 等 │
└──────────────────────────────┘關鍵工藝難點：
| 環節 | 核心挑戰 | 參考指標 |
|---|---|---|
| 基板拋光 | 表面粗糙度須 <0.15nm RMS，平坦度（SFQR）須 <50nm | [行業報告常見口徑] |
| 多層膜沉積 | 磁控濺射 ~40 對 Mo/Si，每層厚度控制 ±0.01nm 級別 | [廠商技術資料定性描述] |
| 反射率 | 完美多層膜理論峰值 ~70-75%，實際含 capping 層後 ~60-67% | [行業文獻估計] |
| 缺陷密度 | 毛坯可列印缺陷（printable defect）目標為零，量產目標持續下探 | 無公開統一標準[未充分揭露] |
| 熱穩定性 | 基板 CTE（熱膨脹係數）須 <5 ppb/°C | [廠商規格書常見值] |
2. 掩模圖形化
掩模圖形化使用電子束直寫（e-beam writer，量產主流為單束可變形狀束 VSB 系統，多束技術近年引入以提升產能），而非光學曝光。關鍵步驟：
- 塗覆電子束抗蝕劑——塗在吸收體表面
- 電子束直寫——按設計資料逐點曝光，寫入時間可達 數小時/片（高複雜度圖案）
- 刻蝕——將圖案轉移到吸收體層
- 去膠與清洗
寫入時間是產能瓶頸之一。多束直寫技術（如 IMS 的多束系統）正在試圖提升吞吐量，但速度仍遠不及光學曝光。
3. 掩模檢測（Mask Inspection）
這是 EUV 掩模產業鏈中最關鍵、資本最密集的環節之一。
| 檢測型別 | 波長 | 目的 | 主要供應商 |
|---|---|---|---|
| 光化空白檢測（ABI, Actinic Blank Inspection） | 13.5nm | 檢測毛坯中的基底/多層膜缺陷 | Lasertec [定性確認] |
| 光化圖形檢測（API, Actinic Pattern Inspection） | 13.5nm | 檢測圖形化後的掩模缺陷 | Lasertec [定性確認] |
| 非光化檢測（e-beam review / DUV 檢測） | 193nm 或電子束 | 輔助/複查 | KLA, ASML (HMI) 等 |
Lasertec 的壟斷地位：全球能供應 EUV 光化檢測裝置的公司，Lasertec 是目前唯一經過產線驗證的供應商。其 ACTIS（Actinic mask inspection）系列裝置單價據行業估算達數千萬美元級別[行業估算，具體定價未公開]，且交期長、產能有限。
4. 掩模修復（Mask Repair）
檢測到缺陷後，需要使用聚焦離子束（FIB）或聚焦電子束（e-beam）進行奈米級修復。Carl Zeiss 的 MeRiT 系列是該領域的主導裝置。
5. 掩模保護——Pellicle（保護膜）
DUV 掩模早已標配 pellicle（一層薄膜，防止顆粒落到掩模表面並被成像到晶圓上）。EUV pellicle 曾是長期難題：
- EUV 光會被幾乎所有材料吸收，pellicle 膜須極薄（約數十奈米級）才能保證足夠透過率
- 還須耐受 EUV 光源的高功率密度（熱負荷）
- ASML 研發了 EUV pellicle 並已開始供貨 [定性確認]，Mitsui Chemicals 也參與開發
- 截至 2023–2024 年，EUV pellicle 的產能和良率仍在爬坡中，部分產線仍在部分層不使用 pellicle 而依賴極高潔淨度管控 [行業報道口徑]
技術原理（最深）
EUV 掩模的反射成像機制
EUV 光刻的核心物理是布拉格反射（Bragg Reflection）：
入射 EUV 光 (λ=13.5nm, 斜入射，與掩模表面掠射角約6°，與法線夾角約84°)
↓ ↘
| ↘ θ ≈ 6° (掠射角)
───────┼──────────── 吸收體 (Ta-based) ───────
| ↘
═══════╪══════ Mo ───── ~2nm
|────── Si ───── ~4.9nm ← 多層膜對 (重複 ~40 次)
| ↗
| ↗ 反射光
|↗
LTEM 基板布拉格條件：
2d·sin(θ) = mλ
其中：
d ≈ 6.9nm (Mo/Si 對的週期)
θ ≈ 90° - 6° ≈ 84° (相對多層膜面的入射角)
λ = 13.5nm
m = 1 (一級反射)每對 Mo/Si 層的介面提供微弱反射，約 40 對累積相干疊加後達到 ~65%+ 的總反射率 [行業文獻典型值]。
吸收體的”擋光”角色
吸收體的作用是在不需要光的區域吸收而非反射 EUV 光：
| 引數 | 典型值 | 影響 |
|---|---|---|
| 材料 | TaBN / TaN / TaBO / 及更新的低 n 材料 | 吸收係數與工藝相容性 |
| 厚度 | ~50-70nm [行業文獻] | 厚度↑ → 吸收更好但 Mask 3D 效應 更嚴重 |
| 側壁角 | ~85-90° | 影響圖案保真度與 MEEF |
Mask 3D 效應（M3D）——EUV 掩模的”原罪”
這是 EUV 掩模與 DUV 掩模最本質的區別之一：
DUV 掩模（193nm）：吸收體厚度 ~100nm vs 波長 193nm
→ 吸收體相對波長"很薄"，可近似為二維薄面
→ 影響較小
EUV 掩模（13.5nm）：吸收體厚度 ~60nm vs 波長 13.5nm
→ 吸收體相對波長"很厚"（約 4-5 個波長）
→ 產生顯著的三維衍射/陰影效應Mask 3D 效應的具體後果：
- 陰影效應（Shadowing）——由於 EUV 光以 ~6° 斜入射，吸收體在光照方向投下陰影，左右不對稱
- 衍射效率差異——不同方向（X/Y）和不同週期的圖形，衍射效率不同
- 偏振依賴性——TE/TM 偏振在高 NA 下行為不同
- 對 MEEF（Mask Error Enhancement Factor）的影響——M3D 使 MEEF 升高，掩模上的微小 CD 誤差被放大到晶圓上
應對策略：
- 最佳化吸收體厚度/材料（減薄但不能太薄以致吸收不足）
- OPC（光學鄰近校正）中加入 M3D 校正（Mask 3D correction）
- 採用逆向光刻技術（ILT）在掩模端做更激進的圖案最佳化
- 光源-掩模聯合最佳化（SMO）
吸收體材料的演進
早期探索: Cr-based → 吸收係數不夠理想
第一代量產: TaBN (氮化鉭硼)
- 吸收係數高, 工藝成熟
- 但 M3D 效應較明顯
迭代最佳化: TaN / TaBO 等成分調變
- 追求更高 n 值（折射率實部）以降低所需厚度
- 兼顧 DUV (193nm) 可檢查性（某些組成在 193nm 也有足夠反差）
前沿方向: 低 n / 高 k 吸收體材料研究
- 目標: 更薄的吸收體 → 更小的 M3D
- 挑戰: 材料工藝視窗、刻蝕選擇比、耐久性⚠️ 具體哪種吸收體材料在哪個代際節點成為主流，各公司選擇不盡相同，此處為行業文獻中的定性技術趨勢總結，非特定廠商的產線驗證資訊。
技術演進史
| 時間 | 里程碑 | EUV 掩模關鍵進展 |
|---|---|---|
| ~1985–1993 | EUV 概念提出 | AT&T/貝爾實驗室等最早探索軟 X 射線光刻 |
| ~1997 | EUV LLC 成立 | 美國能源部國家實驗室 + Intel/Motorola/AMD 等聯合啟動 EUV 研發，掩模作為核心子系統開始專項攻關 |
| ~2001–2005 | 掩模毛坯早期開發 | AGC、HOYA 開始 Mo/Si 多層膜研發；缺陷密度極高（>100/cm²），離量產極遠 |
| ~2006–2010 | 缺陷密度大幅改善 | 毛坯可列印缺陷降至可檢測水平；Lasertec 開始 ABI 裝置研發；ASML NXE:3100 原型機對掩模提出具體規格要求 |
| ~2012–2015 | 掩模生態系統初步成型 | 毛坯缺陷密度持續下降（行業報道口徑：降至個位數/片級別可列印缺陷）；圖形化、檢測、修復工藝鏈打通；ASML NXE:3300B/3350B 引入 |
| ~2017–2018 | HVM 前夜 | TSMC、Samsung 驗證 EUV 量產可行性；掩模產能開始擴張；pellicle 研發加速 |
| ~2019 | EUV 量產元年 | TSMC N7+ 使用約4層EUV層，Samsung 7LPP 少量使用EUV層；掩模需求快速上升 |
| ~2020–2022 | 規模擴張 | 5nm/4nm/3nm 節點 EUV 層數增至 ~15-20 層；EUV pellicle 開始有限部署；S&S Tech 掩模毛坯能力提升 |
| ~2023–2024 | High-NA 時代序幕 | ASML EXE:5000 (High-NA, 0.55NA) 開始交付原型機；High-NA 掩模規格（光學縮小比變化、更嚴格平整度要求等）進入開發階段 |
技術路線對比
EUV 掩模 vs DUV 掩模 vs 未來潛在替代
| 維度 | DUV 掩模 (ArF, 193nm) | EUV 掩模 (13.5nm) | High-NA EUV 掩模 (未來) |
|---|---|---|---|
| 成像原理 | 透射 | 反射 (Mo/Si 多層膜) | 反射 (Mo/Si 多層膜) |
| 基板材料 | 合成石英 (fused silica) | 超低膨脹玻璃 (LTEM/ULE) | 同 EUV，規格更嚴 |
| 圖形層 | Cr 吸收體 (~100nm) | Ta 基吸收體 (~50-70nm) | 同 EUV，厚度可能進一步最佳化 |
| Pellicle | 標配 (透光率 >98%) | 已開發，在推廣中 | 更大挑戰 (功率密度更高) |
| 檢測波長 | 193nm (同波長) | 需 13.5nm 光化檢測 | 需 13.5nm，解析度要求更高 |
| 單片成本量級 | ~$10K-$30K [行業估算] | ~$100K-$300K+ [行業估算] | 預計更高 [未充分揭露] |
| 圖形化速度 | 電子束直寫 (慢) | 多束 e-beam (慢) | 多束 e-beam (更慢?) |
| Mask 3D 效應 | 較弱 | 顯著，需 M3D 校正 | 更顯著 (吸收體/波長比更大) |
| 光學縮小比 | 4× | 4× | 4×(X) × 8×(Y) 各向異性 [ASML 公佈方案] |
| 掩模版尺寸 | 6”×6”×0.25” | 6”×6”×0.25” (152mm) | 6”×6” (各向異性縮小→曝光場減半) |
| 關鍵供應商集中度 | 較分散 | 極度集中 (毛坯 3 家、檢測 ~1 家) | 更集中（新工具更少） |
⚠️ High-NA 掩模的具體規格仍在開發中，上述為基於 ASML 已公開技術路線的定性描述，最終量產規格可能調整。
上下游
上游：材料與裝置
掩模毛坯製備
├── 基板: Corning (ULE® 玻璃) → 供應 AGC/HOYA 加工
├── 多層膜沉積: 磁控濺射裝置 (含 Mo/Si 靶材)
├── 吸收體沉積: Ta 基靶材 (TaN, TaBN 等)
└── 拋光/清洗: 超精密 CMP/溼法裝置
圖形化
└── 多束電子束直寫: IMS Nanofabrication (Multi-beam)
(注: IMS 部分股權曾由 Intel 等持有，後有過股權變動)
檢測
├── 光化檢測: Lasertec (ABI / ACTIS 系列)
└── 非光化/輔助: KLA, ASML (HMI), JEOL
修復
└── FIB / e-beam repair: Carl Zeiss (MeRiT 系列)
Pellicle
└── ASML / Mitsui Chemicals [定性確認]中游：掩模製造商（Mask Shop）
| 型別 | 代表企業 | 特點 |
|---|---|---|
| 自建 (Captive) | TSMC, Samsung, Intel | 高階先進製程掩模自制，保障安全與迭代速度 |
| 商業 (Merchant) | DNP (大日本印刷), Toppan, Photronics | 服務 IDM/Fabless 客戶，承接成熟製程及部分先進製程 |
下游：終端使用者
Fabless（如 Apple, Qualcomm, NVIDIA, AMD）設計晶片 → 晶圓代工廠（TSMC, Samsung）使用 EUV 掩模進行光刻 → 掩模作為一次性投資的持續使用資產（可重複使用數萬次，但會逐漸降級需更換）。
關鍵指標
| 指標 | 含義 | 量級/趨勢 | 為何重要 |
|---|---|---|---|
| 毛坯可列印缺陷密度 | 掩模空白上能在晶圓上”印出”的缺陷數 | 目標趨近於零；每代改善 [無統一公開標準] | 決定掩模是否可用；是良率的核心變數 |
| 多層膜反射率 | Mo/Si 多層對 13.5nm 光的反射率 | 實際 ~60-67% [行業文獻] | 影響光刻機有效劑量/吞吐量 |
| 反射率均勻性 | 掩模版面內反射率波動 | 須 <1% [行業估算] | 影響 CD 均勻性 |
| CD 均勻性 (3σ) | 掩模關鍵尺寸的偏差 | 亞奈米級 [定性] | 直接影響晶圓上的 CD 控制 |
| 套刻精度 (Registration) | 掩模圖案位置精度 | <2nm [行業估算] | 多層套刻良率 |
| 吸收體厚度 | Ta 基吸收體厚度 | ~50-70nm | 影響 Mask 3D 效應與吸收率 |
| MEEF | 掩模誤差增強因子 | EUV 中通常 >1.5-2+ [依賴圖形型別] | 決定掩模 CD 允差 |
| Pellicle 透過率 | EUV pellicle 膜的透過率 | >90% [行業目標] | 影響有效曝光劑量 |
| Pellicle 功率耐受 | 能承受的 EUV 功率密度 | 與光源功率同步提升 | High-NA 下更嚴苛 |
| 掩模使用壽命 | 可用曝光次數 | 依賴環境、pellicle、清洗次數 [未充分揭露] | 影響掩模成本攤銷 |
供需與市場資料
市場規模
⚠️ 以下資料為基於公開行業報告與分析師估算的數量級判斷，各機構口徑不同，僅供理解量級參考。
- 全球光掩模（Photomask）市場：約 $50-60 億美元/年（2023 年估算），其中 EUV 掩模佔比在快速上升
- EUV 掩模毛坯市場：隨 EUV 層數增加和製程節點滲透而增長，具體規模無統一公開資料 [未充分揭露]
- EUV 掩模單位成本：$100K-$300K+/片 [行業估算]，對比 DUV 的 $10K-$30K
供需瓶頸
| 供應環節 | 當前狀態 | 瓶頸程度 |
|---|---|---|
| 掩模毛坯 (Blank) | AGC/HOYA/S&S Tech 三家，產能有限 | ⚠️ 高 |
| 光化檢測裝置 (ABI/API) | Lasertec 近乎獨家，交期長 | ⚠️⚠️ 極高 |
| E-beam 直寫裝置 | IMS 主要供應商，產能有限 | ⚠️ 中高 |
| 掩模修復裝置 | Zeiss 主導 | ⚠️ 中 |
| Pellicle | 正在爬坡 | ⚠️ 中高 |
| Mask Shop 產能 | 自建 + 商業擴產中 | ⚠️ 中 |
需求驅動
- EUV 層數增加：N7+ (約 4 層) → N5 (約 12-15 層) → N3/N2 (可能 >20 層) [行業估算，各節點實際層數依賴具體設計]
- 每個 EUV 層數千片晶圓產出可能需要多套掩模（良率迭代 + 掩模更換）
- DRAM 也開始引入 EUV (1α/1β nm 及以下)
代表公司與資本對映
| 環節 | 公司 | 市場地位 | 上市程式碼 |
|---|---|---|---|
| 掩模毛坯 | AGC (旭硝子) | 全球領先掩模毛坯供應商 | TYO: 5201 |
| HOYA | 全球領先掩模毛坯供應商 | TYO: 7741 | |
| S&S Tech | 韓國掩模毛坯供應商 | KOSDAQ: 101490 | |
| 光化檢測 | Lasertec | EUV 光化檢測裝置近獨家供應商 | TYO: 6920 |
| 掩模修復/計量 | Carl Zeiss SMT | 掩模修復裝置主導 | 未獨立上市 (ZEISS 集團) |
| 多束 e-beam | IMS Nanofabrication | 多束直寫技術領導者 | 非上市 (曾有多股東) |
| Pellicle | ASML | EUV pellicle 開發與供應 | NASDAQ: ASML |
| Mitsui Chemicals | pellicle 材料 | TYO: 4183 | |
| 掩模店 (Merchant) | DNP (大日本印刷) | 頂級商業掩模廠 | TYO: 7912 |
| Toppan | 頂級商業掩模廠 | TYO: 7911 | |
| Photronics | 美國商業掩模廠 | NASDAQ: PLAB | |
| 下游驅動 | TSMC | 最大 EUV 使用者 (自建掩模廠) | NYSE: TSM / TWSE: 2330 |
| Samsung | 重要 EUV 使用者 | KRX: 005930 |
投資看點：Lasertec 因 EUV 光化檢測的近乎壟斷地位，被視為 EUV 掩模產業鏈中”賣水人”邏輯最純的標的之一；AGC/HOYA 受益於毛坯需求增長但並非純半導體業務；掩模 merchant shop 如 Photronics 則是直接受益於掩模需求增量。
投資邏輯
核心邏輯：EUV 掩模是”光刻基礎設施中的基礎設施”
-
確定性增長：只要先進邏輯繼續微縮，EUV 層數必然增加 → 掩模需求量只增不減。
-
供給剛性極強：毛坯/檢測/直寫三大瓶頸環節數年內難以被新玩家突破，先發者享受定價權。
-
“賣鏟子”邏輯：無論 TSMC/Samsung/Intel 誰勝出，都需要 EUV 掩模和掩模裝置，供應商是”與賭桌無關的莊家”。
-
High-NA 加倍效應：High-NA EUV 的掩模規格更嚴、成本更高、檢測需求更大，有望進一步拉昇單位價值量。
風險因素
- EUV 被替代：定向自組裝（DSA）、電子束直寫（無需掩模的 multi-beam direct-write）等技術若突破，可能在部分場景取代掩模光刻——但短中期內機率低
- EUV 層數不及預期：若電晶體架構創新（如 CFET）允許減少圖形化層數
- 地緣政治：日本對韓國的出口管制歷史說明掩模材料/裝置供應的脆弱性
- Mask Shop 內化趨勢：大客戶自建掩模廠 → 商業 mask shop 的先進製程份額可能被壓縮
常見誤讀糾偏
❌ 誤讀 1：“EUV 掩模就是把 DUV 掩模的波長換了一下，結構類似”
糾偏：兩者物理機制完全不同。DUV 掩模是透射型（光穿過石英，被 Cr 吸收體遮擋）；EUV 掩模是反射型（光被 Mo/Si 多層膜反射，被 Ta 吸收體吸收）。堆疊結構、基板材料、檢測方式、pellicle 方案全部不同。將 EUV 掩模理解為”升級版 DUV 掩模”會嚴重低估其技術難度和供應鏈複雜性。
❌ 誤讀 2：“EUV 掩模的瓶頸主要在圖形化（e-beam 直寫）”
糾偏：e-beam 直寫確實是產能瓶頸之一，但最深層的瓶頸在掩模毛坯質量和光化檢測能力。毛坯上一個原子級缺陷就可能導致整張掩模報廢；而沒有 Lasertec 的光化檢測裝置，你甚至無法發現這些缺陷。圖形化再快，如果毛坯缺陷率高、檢測能力不足，整條鏈也跑不起來。應將 EUV 掩模瓶頸理解為毛坯—檢測—圖形化三位一體的系統約束。
❌ 誤讀 3：“EUV pellicle 已經成熟，掩模保護不是問題了”
糾偏：EUV pellicle 雖已開始部署，但其透過率、功率耐受性和產能遠未達到 DUV pellicle 的成熟度。部分產線仍在以極高潔淨度管控代替 pellicle 來降低成本和避免 pellicle 帶來的光量損失。在 High-NA 下，更高的功率密度對 pellicle 的挑戰更大，尚不能認為已完全解決 [截至 2024 年初的行業狀態]。
❌ 誤讀 4：“EUV 掩模的數字和 DUV 完全一樣，只是叫法不同”
糾偏：關鍵引數完全不同。DUV 掩模 Cr 吸收體 ~100nm 厚；EUV 掩模 Ta 基吸收體 ~50-70nm 厚。DUV 掩模在 193nm 波長下檢測；EUV 掩模需在 13.5nm 波長下做光化檢測。MEEF 在 EUV 中顯著更高。這些差異意味著工藝視窗、成本結構、供應商格局完全不同。
學習路徑
入門（1-3 小時）
- ASML 官網 EUV 技術介紹頁面——瞭解反射式光刻基本原理
- imec 年度技術論壇公開演講——瞭解 EUV 掩模最新狀態
- YouTube: “EUV lithography explained” 類影片——建立直覺
進階（1-2 周）
- SPIE Advanced Lithography 會議論文（每年 2-3 月，San Jose）——EUV 掩模領域最重要的學術/工業會議
- SEMATECH / EUV LLC 歷史文件——瞭解 EUV 掩模研發的歷史脈絡
- Lasertec 年報/IR 材料——瞭解光化檢測裝置的技術規格與商業邏輯
- AGC/HOYA 半導體部門技術頁面——瞭解掩模毛坯技術
專家（持續追蹤）
- Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3)——SPIE 旗下期刊，有大量 EUV 掩模論文
- ASML Annual Report 中的 Technology 節點——瞭解 High-NA 掩模規劃
- IRDS (International Roadmap for Devices and Systems) 光刻路線圖——瞭解 EUV 掩模的中遠期技術挑戰
- 供應鏈分析師報告（如 VLSI Research / TechInsights）——量化資料來源
一句話總結
EUV 掩模是一面原子精度的”反射式奈米鏡子”，它是 EUV 光刻從實驗走向量產的命門，也是先進製程供應鏈中最集中、最昂貴、最難以替代的基礎設施環節之一。
延伸閱讀與來源
| 類別 | 來源 | 說明 |
|---|---|---|
| 技術原理 | SPIE Proceedings (Advanced Lithography 系列) | EUV 掩模領域最權威技術文獻 |
| 技術路線 | IRDS (International Roadmap for Devices and Systems) | 光刻技術路線圖，含掩模規格預期 |
| 產業概況 | Lasertec IR (年報/投資者日) | 光化檢測裝置技術與市場資料 |
| 供應鏈 | AGC / HOYA 半導體事業年報 | 掩模毛坯供應與投資動態 |
| High-NA | ASML “High-NA EUV” 技術白皮書 | High-NA 掩模規格與挑戰 |
| 市場資料 | VLSI Research / TechInsights / SEMI | 掩模市場規模估算 |
| 會議 | SPIE Advanced Lithography (年會) | 前沿研發進展，每年更新 |
⚠️ 本文資料說明：標註 [行業估算] 的數字為基於多方公開資料的數量級判斷，非精確審計資料；標註 [未充分揭露] 的資訊表示相關廠商未在公開渠道給出具體數字；所有技術規格均基於行業文獻與廠商公開技術資料的定性/定量表述，未進行獨立實驗驗證。公司資訊複核以各公司官方 IR 材料為準。