EUV 光刻

3 秒看懂

极紫外光刻 (Extreme Ultraviolet Lithography, EUVL) 是当前唯一能够实现 5nm 及以下逻辑芯片量产的图案化技术。它以波长仅 13.5nm 的极紫外光替代传统 193nm 深紫外光，将电路图案投影到硅片上。一台 EUV 光刻机是人类目前制造的最复杂的单台机器之一，由近 10 万个零件构成，单台售价超过 1.5 亿美元。全球仅荷兰 ASML 公司能够生产 EUV 光刻机，它是先进半导体制造不可替代的绝对瓶颈，直接决定了 AI 芯片、智能手机处理器和高端存储等尖端数字产品的产能与迭代节奏。

3 分钟产业解释

要制造指甲盖大小的手机处理器，需要在硅片上精确绘制数十亿个晶体管，光刻机就是这杆“画笔”。过去二十年，行业依赖 193nm 的浸没式深紫外光刻 (DUV) 支撑摩尔定律，然而当制程微缩至 7nm 以下，物理衍射效应使得 DUV 不得不使用多重曝光——以多次图形转移叠加近似单次效果——导致步骤成倍增加、成本指数级上升，良率控制也变得极其困难。EUV 光刻凭借 13.5nm 极短波长，单次曝光即可实现 13nm 级分辨率，将关键层的工艺步骤从 DUV 的 3-5 次削减为 1 次，极大简化了工艺流程，使 5nm、3nm 乃至更先进的制程真正具备了经济量产的可能。

但产生并控制 13.5nm 的光，难度极高：几乎所有材料都会强烈吸收该波段的光，因此整个内部光路必须维持超高真空，并且抛弃传统透镜，全部采用反射镜；光源端要以每秒 5 万次的频率，用高功率二氧化碳激光脉冲轰击下落的锡液滴，瞬间产生温度高达约 50 万摄氏度的等离子体，从而辐射出极紫外光。从激光器到晶圆台，每一个环节都是热、力、真空与精密控制的极限工程。目前，高端 EUV 光刻机全球年出货仅数十台，交付周期超过一年，构成了先进制程产能扩张的最硬性约束。

技术原理

极紫外光刻的本质，是利用 13.5nm 电磁波进行反射式投影成像。其分辨率遵循瑞利公式：

R = k₁ · λ / NA

其中，λ 为波长，NA 为投影物镜的数值孔径，k₁ 为与工艺相关的因子。EUV 技术直接通过将 λ 从 193nm 急剧缩减至 13.5nm，实现线宽骤降。

物理机制与关键参数：

• 13.5nm 波长的选择：此波长对应钼/硅多层膜的布拉格反射峰值，同时锡等离子体在该波段具有较强辐射能力，是工程实现上兼顾光源效率与光学系统反射率的最佳平衡点。
• 光学系统原理：照明系统由多层膜反射镜组成，将光源收集并汇聚的光束均匀化，并形成特定照明模式（如环形、四极照明），投射到反射式掩模上。掩模反射的光携带电路图案的空间信息，经投影物镜缩小 4 倍后成像于晶圆面。由于全反射系统无法使用同轴视场，光刻机采用离轴狭缝扫描方式工作：掩模与晶圆反向精确同步运动，长条弧形光照区域连续扫描整个晶粒。
• 真空环境：13.5nm 光极易被空气吸收，所有光束传输路径必须维持在优于 10⁻³ Pa 的高真空中。
• 光源功率：为满足量产经济性，光刻机每小时需处理超过 100 片晶圆。考虑到光学系统中十余次反射的能量损耗（总传输率通常低于 10%），到达晶圆面的剂量需达数毫焦每平方厘米级别，这要求耦合至照明系统的中间焦点处 EUV 功率达到数百瓦。公开资料显示，当前成熟量产机型中间焦点功率可达 250W 量级，支撑每小时约 125 片晶圆的吞吐量。最新一代机型有望冲击 500W 或更高，以实现更高产能。
• 高 NA 系统：数值孔径从 0.33 提升至 0.55，可在保持相同 k₁ 因子的前提下，将单次曝光分辨率提升约 40%。但代价是焦深减小、掩模阴影效应更显著。为此，高 NA 光刻机采用 8 倍缩小（掩模扫描方向）与 4 倍缩小（垂直方向）结合的变形光学设计，像场面积缩小为传统的一半，对芯片设计版图拼接提出全新要求。
• 套刻精度：多层光刻之间的对准误差须控制在 1 纳米以下，依赖精密对准传感系统、毫开尔文级温度控制以及主动隔振系统协同实现。

简要的扫描曝光示意图 (ASCII)：

   照明系统
  (反射镜组)
     /\
    /  \
   /    \    --> 弧形照明狭缝
  /      \
 |       |
 |  掩模  | (运动方向)
 |       |
 投影物镜
  (多层膜反射镜组)
        |
        v
   晶圆 (反向扫描)

关键参数

衡量 EUV 光刻系统技术水平与量产能力的核心参数，主要围绕光源、精度、可靠性与效率四个维度展开。精确目标值多属 ASML 及客户保密信息，以下为基于行业公开资料和调研机构估算的范围：

• 中间焦点功率 (Intermediate Focus Power)：光源向照明系统输入的总 EUV 功率，直接决定晶圆吞吐量。当前成熟量产平台水平约 200–250W，下一代目标 500W 以上（来源：ASML 技术路线图公开信息）。
• 套刻精度 (Overlay)：指不同曝光层图案间的对准偏差。先进逻辑节点要求重叠误差控制在约 1.0–1.5nm（单机台自对准），多机台匹配亦需在此量级，是实现多层互连良率的核心。
• 缺陷率 (Defectivity)：涵盖掩模版空白缺陷、工艺中随机微粒掉落造成的图形缺陷等。EUV 光刻对缺陷的控制要求远严于 DUV，单个致命缺陷即可导致整片晶圆良率崩溃。
• 设备可用率 (Uptime)：设备正常运转时间占总时间的百分比。先进量产环境要求达到 80%–90% 以上，这对高功率光源、真空系统、光学元件寿命等各个环节均提出极高可靠性要求。
• 吞吐量 (Throughput)：以每小时处理晶圆片数 (WPH) 衡量。当前主流 0.33 NA 机型约 120–160 WPH。高 NA 机型初期产能预计低于此水平，需随光源功率和扫描效率提升逐步爬升（来源：ASML 投资者日演示，2023 年起多次提及）。
• 成像对比度与工艺窗口：反映光刻胶上图案质量，由照明模式和光学系统像差共同决定，直接影响产线上的工艺良率和波动容忍度。

技术路线

EUV 光刻的技术演进，沿着“功率提升—数值孔径增大—工艺集成深化”的主线展开。当前主要可分为三条路线，且并行推进：

• 当前主力：0.33 NA EUV

  • 现状：2019 年起广泛应用于 7nm、5nm、3nm 逻辑量产，最新机型在光源功率、套刻精度和可用率上持续迭代。根据 ASML 2023 年年度报告，当年 EUV 设备出货约 40 余台（含 NXE:3400/3600 等系列）。
  • 定位：2019–2027 年左右的技术主力，覆盖 3nm 及部分 2nm 节点的绝大多数关键层。
  • 关键挑战：如需制造更微细线宽，仍须在部分层结合多重图案化，导致工艺步骤和成本回升。

• 下一代：高 NA (0.55) EUV

  • 现状：首台 EXE:5000 样机于 2023–2024 年交付客户进行研发。高 NA 光学系统由 Zeiss 独供，采用 8 倍缩小变形透镜设计，单次曝光可实现约 8nm 线宽。
  • 定位：面向 2nm (如台积电 N2)、1.4nm 及以下节点的最关键几层，预计 2025–2027 年左右逐步导入试产与量产。
  • 关键挑战：光学元件尺寸和重量剧增，像场减半导致芯片设计需重新划分版图；掩模阴影效应和偏振效应更复杂；初始产能与良率爬坡周期可能长达 2–3 年。

• 更长尾：EUV 工艺扩展与超越

  • 包括对 EUV 光刻胶、掩模防护薄膜、计算光刻联动的深度协同优化，以及可能的自由曲面光学设计、13.5nm 之外的其他波长探索（如 6.x nm “Beyond EUV”）。公开资料显示，这些方向仍处于早期实验室或路径研究阶段，尚无明确量产时间表。

上游

EUV 光刻机的上游供应链高度集中，甚至呈现绝对垄断特征。一台设备约 10 万个零部件，由全球数百家供应商提供，但核心子系统仅有极少数厂商能供给。

• 光学系统：由德国蔡司 (Zeiss) 独家提供。所有反射镜均须以皮米级精度抛光，并覆盖 40–60 对钼/硅多层膜。高 NA 光学系统的镜面尺寸和复杂度成倍提升，Zeiss 的年产能构成全产业链的瓶颈之一。Zeiss 半导体事业部财报（2023/24 财年）指出，其半导体制造技术业务收入持续高增长，主要受 EUV 光刻光学系统驱动。
• 光源系统：ASML 于 2013 年收购美国光源公司 Cymer，将激光触发等离子体光源内化为自有核心技术。高功率二氧化碳激光器、锡液滴发生器和收集镜等关键模块均由 Cymer 研发制造，外部供应商主要提供部分子部件和特种材料。
• 精密机械与真空系统：磁悬浮晶圆台（工件台）和掩模台是 ASML 内部研发的另一核心，依赖全球顶尖的超精密运动控制系统、测量系统供应商（如 VDL ETG 等）。高真空腔体和复杂流控系统亦由高度专业化的欧美供应商承担。
• 掩模及防护薄膜：掩模版空白基底（多层膜）主要由 Hoya、AGC 等提供。防护薄膜（Pellicle）须在 13.5nm 波段下兼具高透过率与极高机械和热稳定性，目前由 ASML 与三井化学等合作开发供货，产能良率爬坡仍是行业瓶颈。
• 光刻胶与化学品：东京应化 (TOK)、JSR、住友化学、陶氏化学等企业研发 EUV 专用光刻胶，包括传统化学放大胶的改进型和金属氧化物新型胶平台。光刻胶的分辨率、灵敏度与线边缘粗糙度三者间的权衡，是材料端长期待解难题。

下游

EUV 设备的直接下游是全球最顶端的逻辑和存储芯片制造商，EUV 设备持有量几乎等同于先进制程竞争力。

• 台积电 (TSMC)：全球最大的 EUV 装机用户。根据其历年财报与公开技术论文，该公司在 N7+ 节点首次引入 EUV，N5 及 N3 节点 EUV 层数成倍增加，对 0.33 NA 和未来高 NA EUV 均有明确需求。据行业第三方估算（如 IC Knowledge），台积电拥有的 EUV 机台数量长期占全球累计装机量的 50% 以上。其 2024 年资本开支预算约 280–320 亿美元，相当比例用于先进光刻设备购置。
• 三星电子 (Samsung)：第二大 EUV 用户，用于逻辑工艺（如 5nm、3nm GAA）及先进 DRAM 的关键层。三星还公开宣布，已在 2023–2024 年导入高 NA EUV 研发，以加速新一代逻辑和存储工艺开发。
• 英特尔 (Intel)：在 IDM 2.0 战略下积极购置 EUV 设备以追赶先进制程，并于 2024 年率先接收交付业界首台高 NA EUV 量产样机（EXE:5000），用于 Intel 18A 节点及其后续工艺的开发与量产准备。
• 存储厂商 (SK 海力士、美光等)：在 10nm 级 DRAM 的某些关键层导入 EUV 以控制图案精度，未来可能扩展至更高层数。

受益公司

以下梳理在整个 EUV 产业链中，因技术与市场地位显著而直接受益的核心企业群体（仅作产业格局描述）：

• 集成与设备端：
  • ASML：EUV 唯一供应商，其收入结构和股价与先进制程投资周期高度关联。2023 年净销售额约 276 亿欧元，其中 EUV 系统销售占比过半，毛利率较高（数据来源：ASML 2023 年年度报告）。
• 光学与材料端：
  • 蔡司：未上市公司，EUV 光学系统唯一提供商，随高 NA 系统交付，单品价值显著提升。
  • 三井化学：防护薄膜重要供应商，受益于 EUV 掩模用量提升。
  • 东京应化、JSR：EUV 光刻胶领先厂商，市场份额居于前列。
• 制造与使用端：
  • 台积电：凭借最多 EUV 机台和成熟工艺整合能力，占据先进制程代工绝对份额，根据其 2023 年度报告，5nm 及以下制程贡献超过总收入的 40%（含 7nm）。
  • 三星电子：依托 EUV 产能维持逻辑及存储竞争优势，并直接受益于高 NA 的先期导入和 AI 逻辑芯片的定制需求。
  • 英特尔：通过高 NA EUV 先发部署，力图在 2nm 级节点重返制程领导地位，其代工业务（IFS）的成长与此紧密相关。
• 精密零部件与设备商：公开资料中，VDL ETG（精密模组）、Pfeiffer Vacuum（真空系统）等欧洲精密企业作为二级供应商亦深度参与 EUV 供应链。

市场规模

全球 EUV 光刻市场具有极高壁垒与寡头独占特征。以下数据力求标明来源和口径，但由于厂商不单独完整披露所有细分数据，部分为行业机构估算值：

• 半导体设备市场大盘：根据 SEMI 与全球咨询机构数据，2023 年全球半导体设备总销售额约 1000 亿美元上下，其中光刻设备市场约占 25%–30%，总体规模约 240–300 亿美元。EUV 光刻机为光刻市场中单价最高、增速最快的品类。
• ASML EUV 系统收入：ASML 2023 年度报告显示，其净销售额为 276 亿欧元。其中，EUV 系统确认营收约为 90 亿–100 亿欧元量级，占公司总收入约 35%–40%，较 2022 年持续增长。
• 出货量与安装基数：ASML 2023 年全年 EUV 设备出货约 40–42 台（含 0.33 NA 型号）。截至 2023 年底，全球累计 EUV 机台安装量超过 200 台（来源：第三方 SemiAnalysis/IC Knowledge 估算）。
• 区域需求分布：超过 80% 的 EUV 机台安装在台湾地区、韩国和美国（根据已知装机统计与公开订单）。公开资料未见更精细的分地区官方销售金额口径。
• 高 NA EUV 市场：初期单台 EXE:5000 售价约 3 亿–3.8 亿美元（行业估算口径）。若 2025–2030 年每年交付 10–20 体量，将带来每年约 30–70 亿美元的新增市场空间。上述预测数字基于第三方估算，不是官方指引。

玩家对比

当前，EUV 光刻机市场仅 ASML 具备量产供货能力，其他方向的竞争者均为非直接替代或处于早期探索阶段。

对比要点总结：在 5nm 及以下逻辑量产中，EUV 光刻仍然是无法绕开的核心技术，其他路线仅在特定小众场景或未来潜在的单一步骤中可能扮演辅助角色。

风险

• 技术瓶颈与产能风险：高 NA EUV 光学系统和防护薄膜的良率提升可能慢于预期，拖累 2nm 及以下节点量产进度。光源功率突破到 500W 乃至更高若遇阻碍，将限制高 NA 机台产能爬坡。
• 需求周期波动：半导体行业资本开支具有强周期属性。智能手机和 PC 等传统终端需求疲软时，客户可能推迟 EUV 设备订单，直接影响 ASML 营收与供应链稳定性。
• 地缘政治与出口管制：美日荷出口管制协议严格限制 ASML 将 EUV 及部分先进 DUV 设备销往中国大陆。长期看，中国市场若自研突破，将可能逐步改变全球供需格局，但其时间表有极高不确定性。
• 替代技术长期威胁：纳米压印光刻 (NIL) 在特定存储层持续渗透，以及先进封装技术（如 chiplet）减少对最先进光刻层的依赖，可能在长期削弱 EUV 层的边际增量需求。
• 成本收益天花板：单台设备价格逼近 4 亿美元，2nm 晶圆厂总投资动辄超过 300 亿美元。若无法通过良率和性能溢价覆盖成本，先进制程推进速度可能放缓，倒逼行业重新评估 EUV 层数扩张节奏。

误读纠偏

• 误区一：“EUV 光刻用镜子代替透镜，是因为光太短会穿透透镜” 事实：根本原因在于 13.5nm 光会被一切常规光学透镜材料强烈吸收，即使空气也近乎不透明，因此必须完全抛弃折射式光路，改为在真空中全由多层膜反射镜传输成像。传统玻璃透镜在此波段根本无法使用，而非简单的“穿透”问题。

• 误区二：“高 NA EUV 光刻机可以直接做出 2nm 芯片” 事实：高 NA EUV 将最小半间距分辨率提升至约 8nm，但逻辑芯片的“2nm 节点”是一个营销与性能代号，实际关键层金属间距约在 20nm 左右，仍需结合多重图案化工艺或精密的工艺技巧。高 NA 主要目标是用单次曝光替代部分原先的 EUV 双次曝光层，而不是把单次极限分辨率直接拉到 2nm。

• 误区三：“EUV 光刻机每台都完全一样” 事实：不同客户根据产能、套刻精度、缺陷率等要求定制不同配置（如吞吐量优先或精度优先），且软件许可以及计量系统的选项不同，相同世代机型间也存在代差升级，实际交付性能和价格差异显著。

最新事件

• 高 NA EUV 历史性交付：2023 年末至 2024 年初，ASML 向英特尔交付首台高 NA EUV 光刻机 EXE:5000（来源：ASML 与英特尔双方公开声明）。台积电和三星亦将在 2024–2025 年陆续引入高 NA 系统用于研发及试产，标志着 2nm 级制程竞赛进入新一轮设备换装期。
• 光刻胶材料切换加速：根据 SPIE Advanced Lithography 2023–2024 多篇论文，金属氧化物光刻胶（MOR）在新一代工艺中的线边缘粗糙度和分辨率表现显著改善，部分客户已在特定层尝试批量应用。
• EUV 层数持续增长：台积电 N2 节点和 Intel 18A 节点公开文件显示，EUV 关键层数预计从 N5 的 14–15 层左右升至 20 层以上，进一步推高单厂 EUV 机台需求量。
• 对华出口进一步受限：2023–2024 年，荷兰与美国政府协调下，对 ASML 部分先进 DUV 设备（如 NXT:2000i 以上）也开始实施出口许可管制，EUV 仍维持全面禁止，使得中国大陆先进制程扩产面临中长期设备瓶颈。

跟踪指标

追踪 EUV 光刻产业链的景气与变化，可通过以下高频和年度指标进行常态化监测：

• ASML 季度订单与出货量：公司每季公布 EUV 系统新接订单（以金额和台数估算）及当季确认营收、交付台数，是预估 2–4 个季度后先进制程产能扩张节奏的先行指标。
• ASML 与蔡司官方产能指引：年报或投资者日披露的高 NA 系统生产爬坡计划、光学镜头交付周期，直接影响 2nm 级量产时点。
• 台积电、三星、英特尔资本开支季报：重点看三者对“先进制程设备”支出的定性表述及全年资本支出预算调整，尤其关注 EUV 机台相关支出占比（分析师估算口径）。
• 科研会议核心论文：SPIE Advanced Lithography、VLSI Technology 会议中关于光源功率纪录、光刻胶突破、随机缺陷率水平的数据，是未来 1–3 年技术可行性的硬度量指标。
• 出口管制政策动态：荷兰政府及美国商务部工业安全局对 ASML 出口许可证规则的更新，直接影响现存保有设备的服务维护及新设备流向。
• 现货市场光刻设备价格与交期：调研机构（如 Arete Research、SemiAnalysis）不定期发布的 EUV 二手/新机交付周期、溢价幅度，间接反映供需紧张度。

信源

• 企业与机构官方资料：ASML 年度报告、投资者日演示文稿（2021–2024）；Zeiss 半导体制造技术年度报告；TSMC、Samsung、Intel 年度财报与技术论坛公开演示文档。
• 专著：Bakshi, V. (Ed.), EUV Lithography, 2nd Edition, SPIE Press. (全面技术综述)
• 学术及工业会议：SPIE Advanced Lithography 会议论文集；International Symposium on Extreme Ultraviolet Lithography 历年论文；VLSI Technology Symposium 相关论文。
• 第三方行业分析：Gartner, “Forecast: Semiconductor Wafer Fab Equipment, Worldwide”；IC Knowledge, “Global Wafer Capacity” 与 EUV 相关专题报告；SemiAnalysis、Arete Research 的 EUV 市场深度分析（注：第三方报告多为付费内容，其估值与预测均基于特定模型和假设，与官方指引有差异）。
• 专业媒体与技术社区：AnandTech、WikiChip 对尖端制程与设备架构的分析文章。

（注：本文所引用的具体数值如设备单价、出货量、中间焦点功率、WPH 等，基于公开资料及行业常规估算，可能与 ASML 官方最新披露存在细微差异，建议以原始来源为准。涉及对市占率、未来市场规模和技术导入时间的预测，均基于截至 2024 年中的可获信息，不构成任何投资及商业决策建议。）