EUV 光刻

3 秒看懂

極紫外光刻 (Extreme Ultraviolet Lithography, EUVL) 是當前唯一能夠實現 5nm 及以下邏輯晶片量產的圖案化技術。它以波長僅 13.5nm 的極紫外光替代傳統 193nm 深紫外光，將電路圖案投影到矽片上。一臺 EUV 光刻機是人類目前製造的最複雜的單臺機器之一，由近 10 萬個零件構成，單臺售價超過 1.5 億美元。全球僅荷蘭 ASML 公司能夠生產 EUV 光刻機，它是先進半導體制造不可替代的絕對瓶頸，直接決定了 AI 晶片、智慧手機處理器和高階儲存等尖端數字產品的產能與迭代節奏。

3 分鐘產業解釋

要製造指甲蓋大小的手機處理器，需要在矽片上精確繪製數十億個電晶體，光刻機就是這杆“畫筆”。過去二十年，行業依賴 193nm 的浸沒式深紫外光刻 (DUV) 支撐摩爾定律，然而當製程微縮至 7nm 以下，物理衍射效應使得 DUV 不得不使用多重曝光——以多次圖形轉移疊加近似單次效果——導致步驟成倍增加、成本指數級上升，良率控制也變得極其困難。EUV 光刻憑藉 13.5nm 極短波長，單次曝光即可實現 13nm 級解析度，將關鍵層的工藝步驟從 DUV 的 3-5 次削減為 1 次，極大簡化了工藝流程，使 5nm、3nm 乃至更先進的製程真正具備了經濟量產的可能。

但產生並控制 13.5nm 的光，難度極高：幾乎所有材料都會強烈吸收該波段的光，因此整個內部光路必須維持超高真空，並且拋棄傳統透鏡，全部採用反射鏡；光源端要以每秒 5 萬次的頻率，用高功率二氧化碳雷射脈衝轟擊下落的錫液滴，瞬間產生溫度高達約 50 萬攝氏度的等離子體，從而輻射出極紫外光。從雷射器到晶圓臺，每一個環節都是熱、力、真空與精密控制的極限工程。目前，高階 EUV 光刻機全球年出貨僅數十臺，交付週期超過一年，構成了先進製程產能擴張的最硬性約束。

技術原理

極紫外光刻的本質，是利用 13.5nm 電磁波進行反射式投影成像。其解析度遵循瑞利公式：

R = k₁ · λ / NA

其中，λ 為波長，NA 為投影物鏡的數值孔徑，k₁ 為與工藝相關的因子。EUV 技術直接通過將 λ 從 193nm 急劇縮減至 13.5nm，實現線寬驟降。

物理機制與關鍵引數：

• 13.5nm 波長的選擇：此波長對應鉬/矽多層膜的布拉格反射峰值，同時錫等離子體在該波段具有較強輻射能力，是工程實現上兼顧光源效率與光學系統反射率的最佳平衡點。
• 光學系統原理：照明系統由多層膜反射鏡組成，將光源收集並匯聚的光束均勻化，並形成特定照明模式（如環形、四極照明），投射到反射式掩模上。掩模反射的光攜帶電路圖案的空間資訊，經投影物鏡縮小 4 倍後成像於晶圓面。由於全反射系統無法使用同軸視場，光刻機採用離軸狹縫掃描方式工作：掩模與晶圓反向精確同步運動，長條弧形光照區域連續掃描整個晶粒。
• 真空環境：13.5nm 光極易被空氣吸收，所有光束傳輸路徑必須維持在優於 10⁻³ Pa 的高真空中。
• 光源功率：為滿足量產經濟性，光刻機每小時需處理超過 100 片晶圓。考慮到光學系統中十餘次反射的能量損耗（總傳輸率通常低於 10%），到達晶圓面的劑量需達數毫焦每平方釐米級別，這要求耦合至照明系統的中間焦點處 EUV 功率達到數百瓦。公開資料顯示，當前成熟量產機型中間焦點功率可達 250W 量級，支撐每小時約 125 片晶圓的吞吐量。最新一代機型有望衝擊 500W 或更高，以實現更高產能。
• 高 NA 系統：數值孔徑從 0.33 提升至 0.55，可在保持相同 k₁ 因子的前提下，將單次曝光解析度提升約 40%。但代價是焦深減小、掩模陰影效應更顯著。為此，高 NA 光刻機採用 8 倍縮小（掩模掃描方向）與 4 倍縮小（垂直方向）結合的變形光學設計，像場面積縮小為傳統的一半，對晶片設計版圖拼接提出全新要求。
• 套刻精度：多層光刻之間的對準誤差須控制在 1 奈米以下，依賴精密對準感測系統、毫開爾文級溫度控制以及主動隔振系統協同實現。

簡要的掃描曝光示意圖 (ASCII)：

   照明系統
  (反射鏡組)
     /\
    /  \
   /    \    --> 弧形照明狹縫
  /      \
 |       |
 |  掩模  | (運動方向)
 |       |
 投影物鏡
  (多層膜反射鏡組)
        |
        v
   晶圓 (反向掃描)

關鍵引數

衡量 EUV 光刻系統技術水平與量產能力的核心引數，主要圍繞光源、精度、可靠性與效率四個維度展開。精確目標值多屬 ASML 及客戶保密資訊，以下為基於行業公開資料和調研機構估算的範圍：

• 中間焦點功率 (Intermediate Focus Power)：光源向照明系統輸入的總 EUV 功率，直接決定晶圓吞吐量。當前成熟量產平台水平約 200–250W，下一代目標 500W 以上（來源：ASML 技術路線圖公開資訊）。
• 套刻精度 (Overlay)：指不同曝光層圖案間的對準偏差。先進邏輯節點要求重疊誤差控制在約 1.0–1.5nm（單機臺自對準），多機臺匹配亦需在此量級，是實現多層互連良率的核心。
• 缺陷率 (Defectivity)：涵蓋掩模版空白缺陷、工藝中隨機微粒掉落造成的圖形缺陷等。EUV 光刻對缺陷的控制要求遠嚴於 DUV，單個致命缺陷即可導致整片晶圓良率崩潰。
• 裝置可用率 (Uptime)：裝置正常運轉時間佔總時間的百分比。先進量產環境要求達到 80%–90% 以上，這對高功率光源、真空系統、光學元件壽命等各個環節均提出極高可靠性要求。
• 吞吐量 (Throughput)：以每小時處理晶圓片數 (WPH) 衡量。當前主流 0.33 NA 機型約 120–160 WPH。高 NA 機型初期產能預計低於此水平，需隨光源功率和掃描效率提升逐步爬升（來源：ASML 投資者日演示，2023 年起多次提及）。
• 成像對比度與工藝視窗：反映光刻膠上圖案質量，由照明模式和光學系統像差共同決定，直接影響產線上的工藝良率和波動容忍度。

技術路線

EUV 光刻的技術演進，沿著“功率提升—數值孔徑增大—工藝整合深化”的主線展開。當前主要可分為三條路線，且並行推進：

• 當前主力：0.33 NA EUV

  • 現狀：2019 年起廣泛應用於 7nm、5nm、3nm 邏輯量產，最新機型在光源功率、套刻精度和可用率上持續迭代。根據 ASML 2023 年年度報告，當年 EUV 裝置出貨約 40 餘臺（含 NXE:3400/3600 等系列）。
  • 定位：2019–2027 年左右的技術主力，覆蓋 3nm 及部分 2nm 節點的絕大多數關鍵層。
  • 關鍵挑戰：如需製造更微細線寬，仍須在部分層結合多重圖案化，導致工藝步驟和成本回升。

• 下一代：高 NA (0.55) EUV

  • 現狀：首臺 EXE:5000 樣機於 2023–2024 年交付客戶進行研發。高 NA 光學系統由 Zeiss 獨供，採用 8 倍縮小變形透鏡設計，單次曝光可實現約 8nm 線寬。
  • 定位：面向 2nm (如台積電 N2)、1.4nm 及以下節點的最關鍵幾層，預計 2025–2027 年左右逐步匯入試產與量產。
  • 關鍵挑戰：光學元件尺寸和重量劇增，像場減半導致晶片設計需重新劃分版圖；掩模陰影效應和偏振效應更復雜；初始產能與良率爬坡週期可能長達 2–3 年。

• 更長尾：EUV 工藝擴充套件與超越

  • 包括對 EUV 光刻膠、掩模防護薄膜、計算光刻聯動的深度協同最佳化，以及可能的自由曲面光學設計、13.5nm 之外的其他波長探索（如 6.x nm “Beyond EUV”）。公開資料顯示，這些方向仍處於早期實驗室或路徑研究階段，尚無明確量產時間表。

上游

EUV 光刻機的上游供應鏈高度集中，甚至呈現絕對壟斷特徵。一臺裝置約 10 萬個零部件，由全球數百家供應商提供，但核心子系統僅有極少數廠商能供給。

• 光學系統：由德國蔡司 (Zeiss) 獨家提供。所有反射鏡均須以皮米級精度拋光，並覆蓋 40–60 對鉬/矽多層膜。高 NA 光學系統的鏡面尺寸和複雜度成倍提升，Zeiss 的年產能構成全產業鏈的瓶頸之一。Zeiss 半導體事業部財報（2023/24 財年）指出，其半導體制造技術業務營收持續高增長，主要受 EUV 光刻光學系統驅動。
• 光源系統：ASML 於 2013 年收購美國光源公司 Cymer，將雷射觸發等離子體光源內化為自有核心技術。高功率二氧化碳雷射器、錫液滴發生器和收集鏡等關鍵模組均由 Cymer 研發製造，外部供應商主要提供部分子部件和特種材料。
• 精密機械與真空系統：磁懸浮晶圓臺（工件臺）和掩模臺是 ASML 內部研發的另一核心，依賴全球頂尖的超精密運動控制系統、測量系統供應商（如 VDL ETG 等）。高真空腔體和複雜流控系統亦由高度專業化的歐美供應商承擔。
• 掩模及防護薄膜：掩模版空白基底（多層膜）主要由 Hoya、AGC 等提供。防護薄膜（Pellicle）須在 13.5nm 波段下兼具高透過率與極高機械和熱穩定性，目前由 ASML 與三井化學等合作開發供貨，產能良率爬坡仍是行業瓶頸。
• 光刻膠與化學品：東京應化 (TOK)、JSR、住友化學、陶氏化學等企業研發 EUV 專用光刻膠，包括傳統化學放大膠的改進型和金屬氧化物新型膠平台。光刻膠的解析度、靈敏度與線邊緣粗糙度三者間的權衡，是材料端長期待解難題。

下游

EUV 裝置的直接下游是全球最頂端的邏輯和儲存晶片製造商，EUV 裝置持有量幾乎等同於先進製程競爭力。

• 台積電 (TSMC)：全球最大的 EUV 裝機使用者。根據其歷年財報與公開技術論文，該公司在 N7+ 節點首次引入 EUV，N5 及 N3 節點 EUV 層數成倍增加，對 0.33 NA 和未來高 NA EUV 均有明確需求。據行業第三方估算（如 IC Knowledge），台積電擁有的 EUV 機臺數量長期佔全球累計裝機量的 50% 以上。其 2024 年資本支出預算約 280–320 億美元，相當比例用於先進光刻裝置購置。
• 三星電子 (Samsung)：第二大 EUV 使用者，用於邏輯工藝（如 5nm、3nm GAA）及先進 DRAM 的關鍵層。三星還公開宣佈，已在 2023–2024 年匯入高 NA EUV 研發，以加速新一代邏輯和儲存工藝開發。
• 英特爾 (Intel)：在 IDM 2.0 戰略下積極購置 EUV 裝置以追趕先進製程，並於 2024 年率先接收交付業界首臺高 NA EUV 量產樣機（EXE:5000），用於 Intel 18A 節點及其後續工藝的開發與量產準備。
• 儲存廠商 (SK 海力士、美光等)：在 10nm 級 DRAM 的某些關鍵層匯入 EUV 以控制圖案精度，未來可能擴充套件至更高層數。

受益公司

以下梳理在整個 EUV 產業鏈中，因技術與市場地位顯著而直接受益的核心企業群體（僅作產業格局描述）：

• 整合與裝置端：
  • ASML：EUV 唯一供應商，其營收結構和股價與先進製程投資週期高度關聯。2023 年淨銷售額約 276 億歐元，其中 EUV 系統銷售佔比過半，毛利率較高（資料來源：ASML 2023 年年度報告）。
• 光學與材料端：
  • 蔡司：未上市公司，EUV 光學系統唯一提供商，隨高 NA 系統交付，單品價值顯著提升。
  • 三井化學：防護薄膜重要供應商，受益於 EUV 掩模用量提升。
  • 東京應化、JSR：EUV 光刻膠領先廠商，市場份額居於前列。
• 製造與使用端：
  • 台積電：憑藉最多 EUV 機臺和成熟工藝整合能力，佔據先進製程代工絕對份額，根據其 2023 年度報告，5nm 及以下製程貢獻超過總營收的 40%（含 7nm）。
  • 三星電子：依託 EUV 產能維持邏輯及儲存競爭優勢，並直接受益於高 NA 的先期匯入和 AI 邏輯晶片的定製需求。
  • 英特爾：通過高 NA EUV 先發部署，力圖在 2nm 級節點重返製程領導地位，其代工業務（IFS）的成長與此緊密相關。
• 精密零部件與裝置商：公開資料中，VDL ETG（精密模組）、Pfeiffer Vacuum（真空系統）等歐洲精密企業作為二級供應商亦深度參與 EUV 供應鏈。

市場規模

全球 EUV 光刻市場具有極高壁壘與寡頭獨佔特徵。以下資料力求標明來源和口徑，但由於廠商不單獨完整揭露所有細分資料，部分為行業機構估算值：

• 半導體裝置市場大盤：根據 SEMI 與全球諮詢機構資料，2023 年全球半導體裝置總銷售額約 1000 億美元上下，其中光刻裝置市場約佔 25%–30%，總體規模約 240–300 億美元。EUV 光刻機為光刻市場中單價最高、增速最快的品類。
• ASML EUV 系統營收：ASML 2023 年度報告顯示，其淨銷售額為 276 億歐元。其中，EUV 系統確認營收約為 90 億–100 億歐元量級，佔公司總營收約 35%–40%，較 2022 年持續增長。
• 出貨量與安裝基數：ASML 2023 年全年 EUV 裝置出貨約 40–42 臺（含 0.33 NA 型號）。截至 2023 年底，全球累計 EUV 機臺安裝量超過 200 臺（來源：第三方 SemiAnalysis/IC Knowledge 估算）。
• 區域需求分佈：超過 80% 的 EUV 機臺安裝在臺灣地區、韓國和美國（根據已知裝機統計與公開訂單）。公開資料未見更精細的分地區官方銷售金額口徑。
• 高 NA EUV 市場：初期單臺 EXE:5000 售價約 3 億–3.8 億美元（行業估算口徑）。若 2025–2030 年每年交付 10–20 體量，將帶來每年約 30–70 億美元的新增市場空間。上述預測數字基於第三方估算，不是官方展望。

玩家對比

當前，EUV 光刻機市場僅 ASML 具備量產供貨能力，其他方向的競爭者均為非直接替代或處於早期探索階段。

玩家 / 路線	狀態	與 EUV 對比的定位
ASML (EUV)	獨家量產，覆蓋 5nm/3nm 及未來節點	唯一選項，深度鎖定客戶工藝與資本支出
佳能 (奈米壓印)	2023 年推出 NIL 系統，宣稱可用於 5nm 節點	原理上不同於投影式光刻，優勢在於簡單層、規則圖案（如儲存），用於邏輯最複雜層仍有缺陷率和對齊瓶頸，短期難撼動 EUV
中國本土研發	公開資訊顯示處於原理樣機和子系統攻關階段	據公開報道與專利分析，尚未具備量產 EUV 光刻機的工程整合能力，且受出口管制影響關鍵部件獲取受限
電子束直寫 (EBL)	多電子束系統（如 IMS 等）用於特殊掩模寫制	吞吐量低 2–3 個數量級，無法經濟量產邏輯晶片
定向自組裝 (DSA)	作為輔助圖案化技術用於某些層	僅能用於特定規則孔洞或線條，須與 EUV 光刻配合，為補充而非替代

對比要點總結：在 5nm 及以下邏輯量產中，EUV 光刻仍然是無法繞開的核心技術，其他路線僅在特定小眾場景或未來潛在的單一步驟中可能扮演輔助角色。

風險

• 技術瓶頸與產能風險：高 NA EUV 光學系統和防護薄膜的良率提升可能慢於預期，拖累 2nm 及以下節點量產進度。光源功率突破到 500W 乃至更高若遇阻礙，將限制高 NA 機臺產能爬坡。
• 需求週期波動：半導體行業資本支出具有強週期屬性。智慧手機和 PC 等傳統終端需求疲軟時，客戶可能推遲 EUV 裝置訂單，直接影響 ASML 營收與供應鏈穩定性。
• 地緣政治與出口管制：美日荷出口管制協議嚴格限制 ASML 將 EUV 及部分先進 DUV 裝置銷往中國大陸。長期看，中國市場若自研突破，將可能逐步改變全球供需格局，但其時間表有極高不確定性。
• 替代技術長期威脅：奈米壓印光刻 (NIL) 在特定儲存層持續滲透，以及先進封裝技術（如 chiplet）減少對最先進光刻層的依賴，可能在長期削弱 EUV 層的邊際增量需求。
• 成本收益天花板：單臺裝置價格逼近 4 億美元，2nm 晶圓廠總投資動輒超過 300 億美元。若無法通過良率和效能溢價覆蓋成本，先進製程推進速度可能放緩，倒逼行業重新評估 EUV 層數擴張節奏。

誤讀糾偏

• 誤區一：“EUV 光刻用鏡子代替透鏡，是因為光太短會穿透透鏡” 事實：根本原因在於 13.5nm 光會被一切常規光學透鏡材料強烈吸收，即使空氣也近乎不透明，因此必須完全拋棄折射式光路，改為在真空中全由多層膜反射鏡傳輸成像。傳統玻璃透鏡在此波段根本無法使用，而非簡單的“穿透”問題。

• 誤區二：“高 NA EUV 光刻機可以直接做出 2nm 晶片” 事實：高 NA EUV 將最小半間距解析度提升至約 8nm，但邏輯晶片的“2nm 節點”是一個營銷與效能代號，實際關鍵層金屬間距約在 20nm 左右，仍需結合多重圖案化工藝或精密的工藝技巧。高 NA 主要目標是用單次曝光替代部分原先的 EUV 雙次曝光層，而不是把單次極限解析度直接拉到 2nm。

• 誤區三：“EUV 光刻機每臺都完全一樣” 事實：不同客戶根據產能、套刻精度、缺陷率等要求定製不同配置（如吞吐量優先或精度優先），且軟體許可以及計量系統的選項不同，相同世代機型間也存在代差升級，實際交付效能和價格差異顯著。

最新事件

• 高 NA EUV 歷史性交付：2023 年末至 2024 年初，ASML 向英特爾交付首臺高 NA EUV 光刻機 EXE:5000（來源：ASML 與英特爾雙方公開宣告）。台積電和三星亦將在 2024–2025 年陸續引入高 NA 系統用於研發及試產，標誌著 2nm 級製程競賽進入新一輪裝置換裝期。
• 光刻膠材料切換加速：根據 SPIE Advanced Lithography 2023–2024 多篇論文，金屬氧化物光刻膠（MOR）在新一代工藝中的線邊緣粗糙度和解析度表現顯著改善，部分客戶已在特定層嘗試批次應用。
• EUV 層數持續增長：台積電 N2 節點和 Intel 18A 節點公開檔案顯示，EUV 關鍵層數預計從 N5 的 14–15 層左右升至 20 層以上，進一步推高單廠 EUV 機臺需求量。
• 對華出口進一步受限：2023–2024 年，荷蘭與美國政府協調下，對 ASML 部分先進 DUV 裝置（如 NXT:2000i 以上）也開始實施出口許可管制，EUV 仍維持全面禁止，使得中國大陸先進製程擴產面臨中長期裝置瓶頸。

追蹤指標

追蹤 EUV 光刻產業鏈的景氣與變化，可通過以下高頻和年度指標進行常態化監測：

• ASML 季度訂單與出貨量：公司每季公佈 EUV 系統新接訂單（以金額和臺數估算）及當季確認營收、交付臺數，是預估 2–4 個季度後先進製程產能擴張節奏的先行指標。
• ASML 與蔡司官方產能展望：年報或投資者日揭露的高 NA 系統生產爬坡計劃、光學鏡頭交付週期，直接影響 2nm 級量產時點。
• 台積電、三星、英特爾資本支出季報：重點看三者對“先進製程裝置”支出的定性表述及全年資本支出預算調整，尤其關注 EUV 機臺相關支出佔比（分析師估算口徑）。
• 科研會議核心論文：SPIE Advanced Lithography、VLSI Technology 會議中關於光源功率紀錄、光刻膠突破、隨機缺陷率水平的資料，是未來 1–3 年技術可行性的硬度量指標。
• 出口管制政策動態：荷蘭政府及美國商務部工業安全域性對 ASML 出口許可證規則的更新，直接影響現存保有裝置的服務維護及新裝置流向。
• 現貨市場光刻裝置價格與交期：調研機構（如 Arete Research、SemiAnalysis）不定期釋出的 EUV 二手/新機交付週期、溢價幅度，間接反映供需緊張度。

信源

• 企業與機構官方資料：ASML 年度報告、投資者日簡報（2021–2024）；Zeiss 半導體制造技術年度報告；TSMC、Samsung、Intel 年度財報與技術論壇公開演示文件。
• 專著：Bakshi, V. (Ed.), EUV Lithography, 2nd Edition, SPIE Press. (全面技術綜述)
• 學術及工業會議：SPIE Advanced Lithography 會議論文集；International Symposium on Extreme Ultraviolet Lithography 歷年論文；VLSI Technology Symposium 相關論文。
• 第三方行業分析：Gartner, “Forecast: Semiconductor Wafer Fab Equipment, Worldwide”；IC Knowledge, “Global Wafer Capacity” 與 EUV 相關專題報告；SemiAnalysis、Arete Research 的 EUV 市場深度分析（注：第三方報告多為付費內容，其估值與預測均基於特定模型和假設，與官方展望有差異）。
• 專業媒體與技術社群：AnandTech、WikiChip 對尖端製程與裝置架構的分析文章。

（注：本文所引用的具體數值如裝置單價、出貨量、中間焦點功率、WPH 等，基於公開資料及行業常規估算，可能與 ASML 官方最新揭露存在細微差異，建議以原始來源為準。涉及對市佔率、未來市場規模和技術匯入時間的預測，均基於截至 2024 年中的可獲資訊，不構成任何投資及商業決策建議。）