firmware
1. 3 秒看懂
固件（Firmware）是直接“烧录”在 AI 芯片等硬件非易失存储器中的控制程序，是硬件与上层软件之间的底层调度器。它负责芯片上电初始化、计算流水线驱动、内存与功耗管理等最关键的低级操作。在 AI 计算场景中，固件决定了理论 TOPS 能否以及在多大程度上转化为实测性能，是硬件算力“兑现”的最后一公里。
2. 3 分钟产业解释
在 AI 硬件栈中，固件处于最底层，下方直接操作晶体管的寄存器组，上方通过驱动与编译器向 PyTorch、TensorFlow 等框架暴露接口。其产业角色可以被概括为三个“翻译与管控”：
- 硬件虚拟化层：让操作系统和 AI 框架准确识别出异构计算单元（如张量核心、向量处理器、NPU）并为其分配任务。
- 指令翻译引擎：将上层 AI 算子（卷积、矩阵乘、注意力机制）分解为芯片可执行的微指令序列，同时完成算子融合、内存布局优化、流水线同步。
- 系统运行基座：负责安全启动、可信执行环境初始化、动态电压频率调整（DVFS）以及错误隔离与恢复。
固件代码多数与芯片微架构协同设计，开发周期与芯片流片强耦合。因此，产业中往往不存在独立的“固件厂商”；固件能力高度集中于芯片设计公司自身或其授权的 IP 供应商手中。这也是为什么每当 AI 芯片架构出现重大迭代时，固件能力都会成为生态迁移成本的决定性因素之一。
3. 技术原理
固件的技术本质，是连接算法表达与物理半导体特性的“中间表示层”。其工作原理可以从三个层次理解：
3.1 计算图的微架构映射
AI 编译器（如 XLA、TVM）将模型转化为计算图后，会将“抽象算子”交给固件‑编译器协同层进行降级。降级过程涉及：
- 指令选择：根据芯片微架构支持的指令集，将通用算子映射到专用硬件指令。例如矩阵乘映射到张量核的 MMA（Matrix Multiply‑Accumulate）指令。
- 算子融合与重排：将 Bias Add、激活函数、批归一化等微操作融合成单条硬件指令，以减少寄存器溢出和缓存污染。
- 内存布局决策：静态确定数据在 HBM、L2 cache、片上 SRAM 之间的分块大小和数据驻留次数，最大化数据复用。
- 流水线调度：采用软件流水（software pipelining）技术，预取数据与同步计算单元，确保张量核流水线不空转。
3.2 运行时管理
芯片上电后，固件管理系统控制流，对硬件资源进行动态分配：
- 任务仲裁：多个推理请求或训练任务进入队列时，依据优先级和资源需求进行实时调度;
- 功耗/热管理：通过片上传感器采样温度与功耗，执行 DVFS 或任务重分布，以防止局部热点导致降频;
- 故障隔离：当计算单元出错时，固件执行错误检测、ECC 纠错或标记故障核心进行屏蔽，保障整体可用性。
3.3 安全基座
固件也是硬件安全信任根的重要构成。它负责安全启动链的建立、密钥管理以及可信执行环境（TEE）的初始化。在 AI 场景中，固件的安全能力直接关系到模型参数与用户数据在推理过程中的机密性与完整性。
核心难点：优秀的固件工程师必须同时理解半导体物理实现（信号完整性、时序收敛、功耗域划分）和 AI 工作负载特征（Transformer 解码、扩散模型降噪步骤），属于极度稀缺的交叉人才。根据行业共识，设计一款可达到 80% 以上理论算力利用率的 AI 芯片固件，往往需要 2~3 年以上与芯片架构、编译器团队的高度协同。
4. 关键参数
评价固件及其对 AI 芯片实际性能的影响，业内通常关注以下参数（若无特别说明，公开资料未见统一的行业标准）：
| 参数 | 说明 | 典型来源/观测方式 |
|---|---|---|
| 算术吞吐利用率（Achieved TOPS / Peak TOPS） | 在代表性模型（如 ResNet‑50、BERT‑Large、Llama‑2‑7B）下，实测 TOPS 占标称峰值 TOPS 的比例。此参数高度依赖固件优化水平，是衡量固件质量的核心指标。 | 芯片厂商的 MLPerf 提交结果或第三方评测（如 TFLite/ONNX Runtime benchmark）。 |
| 启动延迟（Boot Latency） | 从芯片上电到可接受推理请求的时间，反映固件初始化效率。 | 芯片数据手册，通常以毫秒计。 |
| 内核发射开销（Kernel Launch Overhead） | 固件调度器从接收到算子指令到计算单元真正开始执行的时间。过高的开销会严重削弱小批次推理的性能。 | 公开资料未见厂商直接披露，可通过微基准测试（如 CuBLAS 延迟）间接判断。 |
| 内存带宽利用率（Achieved Bandwidth / Peak Bandwidth） | 实测访存带宽占理论峰值的百分比，反映固件内存控制器的调度策略与预取效率。 | STREAM、Roofline 模型分析。 |
| 功耗动态范围与响应速度（DVFS Granularity） | 固件能在多快时间内响应负载变化并调整电压频率。对数据中心芯片的能效比（TOPS/W）有关键影响。 | 厂商技术白皮书或学术论文。 |
| 固件大小与更新粒度 | 固件二进制镜像的大小，以及是否支持热更新、分区更新而不中断业务。 | 芯片参考手册。 |
| 安全认证等级 | 如通过 CC EAL 4+、PSA Certified Level 3 等嵌入式安全标准，表明固件安全基座的可靠程度。 | 认证机构官网。 |
| 开源/闭源接口 | 固件驱动栈是否提供开源的低级 API（如 Linux KMD/UVM），影响云厂商和超大规模用户的定制化能力。 | GitHub、厂商开发者门户。 |
需要特别指出，标称峰值 TOPS 本身并不由固件定义，而是由芯片的乘法累加器数量和频率决定。但固件能否将峰值转化为实际有用算力，才是所有下游客户真金白银投入时的考核重点。
5. 技术路线
根据固件与上层软件栈的耦合模式和开放程度，当前行业大致可划分三条技术路线：
5.1 全栈闭源垂直整合路线
代表：NVIDIA（CUDA + GPU 固件）、Google（TPU + XLA 编译器 + 闭源固件）。
这条路线的特点是固件、编译器、运行时、框架插件全部由芯片厂商自研并闭源，形成一体化“黑箱”。好处是极致优化、用户体验一致，缺陷是用户无法任意修改底层调度逻辑，也无法将固件迁移至第三方硬件。该路线构筑了现今最强的生态护城河。
5.2 提供开源底层接口的半开放路线
代表：AMD（ROCm 开源驱动栈，部分固件闭源）、Intel（oneAPI，开源底层运行时）。
厂商开放一部分固件与驱动的源代码或公开底层寄存器手册，允许社区或大型客户进行二次优化。这在 HPC 和超大规模云部署中具有吸引力，因为客户可以根据自身工作负载定制内存调度或任务分配策略。但该路线对固件的稳定性与安全隔离能力提出更高要求。
5.3 开源指令集（RISC‑V）与参考固件路线
代表：RISC‑V Vector/Tensor 扩展 + 开放固件框架。
随着 RISC‑V 生态的发展，一些 AI 芯片初创企业选择基于开源指令集自研处理器，同时从零构建或复用社区固件代码。此举降低了授权费用，也给了开发者从指令层理解固件的窗口。但生态碎片化、工具链成熟度不足是目前主要瓶颈。
除此之外，还有一种趋向为 “Chiplet 化固件协同” 。当 AI 芯片由多个不同供应商的芯粒（计算芯粒、I/O 芯粒）组成时，跨芯粒的固件调度和接口标准化正在成为台积电、Intel、UCIe 联盟的重要议题。公开资料未见该领域成熟的国际标准，但多家企业已在 2023‑2024 年 Hot Chips 会议上展示相关原型。
6. 上游
固件的上游主要由三大类实体构成：
6.1 AI 芯片设计公司
他们是固件的需求提出方与架构定义者。芯片微架构、指令集、存储层次都决定了固件的开发方向。NVIDIA、AMD、Intel、华为海思、寒武纪、地平线等公司均设有规模庞大的基础软件团队，固件工程师通常占其芯片设计人员总数的 15%~25%（根据 LinkedIn 人才数据粗略估算；精确比例公开资料未见）。这些公司交付给客户的不仅是硅片，还包括整套固件及工具链，构成其核心竞争力。
6.2 IP 核授权商与 EDA 工具商
Arm、Synopsys（ARC 处理器）、Cadence（Tensilica）等企业输出标准处理器 IP 核，并附带初始固件代码与软件开发套件（SDK）。这些参考固件封装了中断处理、内存管理、调试接口等标准化功能，下游芯片公司可在此基础上扩展 AI 专用指令。例如，Arm 的 Cortex‑M/A 系列固件与 Trusted Firmware 项目已成为大量边缘 AI 芯片的起点。EDA 工具商提供的仿真与原型验证平台（如 Synopsys HAPS、Cadence Palladium）也是固件开发和调试的重要上游。
6.3 晶圆制造与工艺库
芯片的制造工艺（如 7 nm、5 nm、3 nm）决定了时序、漏电流、存储单元特性。固件中的初始化逻辑、电源管理序列和温度补偿算法必须匹配各制程的电气参数，这些参数通过晶圆厂（如台积电、三星）提供的 PDK（工艺设计套件）和模拟 IP 库体现。因此，晶圆厂也是固件物理基础的上游。工艺节点的切换往往迫使固件重新进行大量验证。
7. 下游
固件的下游应用极其分散，几乎所有含 AI 计算芯片的设备都是其下游：
- 云端与数据中心：NVIDIA H100/B200、AMD MI300X、Google TPU v5p 等 AI 加速器，固件需要支撑成千上万张卡的高速互联（NVLink、Infinity Fabric）以及高密度部署下的功耗墙管理。云厂商（AWS、微软 Azure、阿里云）也正深度参与自研 AI 芯片的固件打磨，以提升自用集群利用率。
- 智能汽车与自动驾驶：车载 AI 芯片（如 Mobileye EyeQ、地平线征程、英伟达 Orin/Thor）对固件提出 功能安全（ISO 26262 ASIL‑D） 和 实时性 的极高要求。固件中的安全启动、错误检测和任务隔离能力直接影响整车安全等级认证。
- 边缘计算与物联网：智能摄像头、工业网关中的轻量 AI 芯片（基于 Cortex‑M/A 或 RISC‑V），固件强调低功耗、快速唤醒、模型在线更新与设备身份认证。
- 消费电子：手机 SoC 内的 NPU（如 Apple Neural Engine、高通 Hexagon、联发科 APU），固件需在纳瓦级功耗预算下优化图像和语音模型的推理延迟，并保证与 App 的开发工具链无缝衔接。
下游反馈机制：下游厂商（尤其是大型云厂商、Tier1 供应商）会通过固件性能评测、漏洞报告和定制化需求反向推动上游芯片固件迭代。这种反馈链条是推动固件成熟度上升的关键市场力量。
8. 受益公司
固件并非独立商品，其价值隐含于芯片及工具链的销售中。以下几类公司因固件壁垒而直接或间接受益：
- 拥有完善固件/软件生态的芯片巨头：NVIDIA（CUDA 固件生态锁定）、AMD（ROCm 开源路线吸引 HPC 用户）、Intel（oneAPI 与数据中心硬件捆绑）。它们通过固件优化提高产品实际性能，从而巩固市场份额。
- 具备全栈开发能力的 AI 自研芯片厂商：Google（TPU 与 XLA 编译器闭环）、Amazon（Trainium/Inferentia 自研固件与 AWS Neuron SDK）、华为（Ascend 与 CANN 全栈）、寒武纪（MLU 与 BANG C 固件栈）。这些企业通过垂直整合，降低对外部 IP 的依赖，实现了从算法到硅的极致能效比。
- 提供固件 IP 与工具的平台型公司：Arm（Trusted Firmware、Cortex IP 固件）、Synopsys（ARC 处理器 IP 及配套固件工具），它们从芯片设计源头获取授权费和版税。
- 专业固件安全与测试服务商：如 Riscure、Quarkslab 等安全实验室，通过提供固件漏洞审计、CC 认证测试获得服务收入。
- 开源固件基础设施受益者：如 Linux 基金会下的 OpenBMC、TF‑A 项目，虽然不直接产生收入，但加固了行业通用根基，使中小型芯片厂商更易进入市场。
需要说明：固件能力的差异并非上市公司可直接量化的财务指标，但其对芯片竞争力与订单获取的影响会在公司营收（AI 芯片业务）中体现。例如，NVIDIA 数据中心业务在 2023 财年（截至 2023 年 1 月）营收 150 亿美元，2024 财年飙升至 475 亿美元，固件生态粘性是支撑其客单价的关键因素之一（数据来源：NVIDIA 年报，口径为数据中心事业部营收，未单独拆分固件贡献）。华为、寒武纪等公司未公开拆分固件相关的软件收入。
9. 市场规模
公开资料未见“固件市场”作为独立赛道的确切统计。 固件价值通常内嵌于 AI 芯片、IP 授权和基础软件工具链的销售额中。为衡量其潜在规模，可参考关联市场：
- AI 芯片市场：根据 Omdia 2024 年 6 月发布的数据，2023 年全球 AI 芯片市场营收约为 230 亿美元（口径：包含 GPU、CPU、FPGA、ASIC 用于 AI 加速的芯片；不含存储）。Omdia 预计 2027 年将超过 1000 亿美元。
- 嵌入式系统软件市场：根据 Grand View Research 报告，2023 年全球嵌入式系统市场规模约为 906 亿美元（口径：硬件与软件综合，含微控制器、嵌入式软件等）。其中，嵌入式软件（含固件）占比约为 30%~35%，AI 相关固件是增速最快的子板块之一。
- 芯片设计软件研发投入：以 NVIDIA 为例，其 2024 财年研发支出为 86.75 亿美元（来源：NVIDIA 2024 财年 10‑K 年报），其中约三分之一投向软件生态（含固件与编译器）。照此推断，全球头部 AI 芯片公司在固件/编译器领域的年度总投入预计超过 50 亿美元（行业粗略推算，精确数字公开资料未见）。
综上，虽无法给出“AI 固件市场规模 = X 亿美元”的论断，但可确定其体量随 AI 芯片渗透率同步放大，且增长斜率高于芯片本身，因为加速计算需要更复杂、更大规模的固件团队持续投入。
10. 玩家对比
以下从固件开放度、关键优化能力、生态覆盖度及安全隐患等角度，对比主流 AI 芯片厂商的固件实力（基于公开资料整理，截至 2025 年 4 月）：
| 公司/产品线 | 固件开放度 | 实测算力利用率（典型工作负载） | 固件安全与认证 | 生态绑定程度 | 特色与局限 |
|---|---|---|---|---|---|
| NVIDIA GPU (CUDA) | 完全闭源，只提供二进制驱动和部分 GPU 固件接口 | 极高，MLPerf 多项推理/训练任务中接近 90%~95% 标称利用率（来源：MLPerf v3.1 结果） | 定期披露 CVE 并修补，普遍应用于金融/医疗等合规场景；公开资料未见 CC 高等级认证 | 极强，CUDA 固件与编译器深度绑定，迁移成本极高 | 护城河最宽，但闭源导致用户无法定制底层调度；固件编译器等更新节奏快 |
| AMD Instinct (ROCm) | 部分开源，ROCm 驱动栈/编译器源代码公开，GPU 固件二进制闭源 | 略低，但随着 ROCm 6.0 在 Llama‑2‑70B 推理中可达 85%~90% 利用率（来源：AMD 官方博客 2024 年 7 月） | 配合 AMD SEV 硬件安全特性，但固件公开审计有限 | 中等，基于开源生态，但市场占有率尚低 | 开源带来云厂商定制可能，但生态完备性不及 CUDA |
| Intel Gaudi/GPU (oneAPI) | 部分开源，oneAPI 底层运行时公开，固件闭源 | Gaudi2 在 MLPerf 中表现良好，利用率约 80%~85%（来源：MLPerf v3.1 结果） | 强调安全启动与 TPM 集成，面向数据中心认证 | 中等，依赖 oneAPI 跨平台愿景 | 以开放编程模型吸引开发者，但固件成熟度仍在追赶 |
| Google TPU (XLA) | 完全闭源，仅通过 gcloud 服务暴露，固件不单独交付 | 极高，针对自家模型深度优化，Gemini 等大模型训练/推理效率业界领先（精确利用率公开资料未见） | 内部安全白盒测试，外部不可见；认证状态公开资料未见 | 极高，与 Google Cloud 强绑定，不单独销售硬件 | 垂直整合典范，固件与编译器协同最紧密，但不具备外部通用性 |
| 华为 Ascend (CANN) | 闭源，CANN 提供算子开发接口，固件二进制不公开 | 在内部及合作伙伴测试中，921B 密集模型推理利用率可达 85% 以上（来源：华为互认证技术白皮书 2024 年 5 月） | 内置可信根与安全引擎，通过国内多项等保要求；国际认证公开资料未见 | 强，昇思 Mindspore 与 CANN 深度协同，第三方框架适配需额外优化 | 生态聚焦国产化场景，性能优化需要与华为团队密切配合 |
| 寒武纪 MLU (BANG C) | 闭源，但提供 BANG C 编程接口和 NVML 风格的管理接口 | 在主流视觉模型上可达 80%~90% 利用率（来源：寒武纪招股说明书及相关评测，2022 年口径）；大语言模型尚在适配 | 安全硬件可信根，具体认证等级公开资料未见 | 中等，自研指令集，生态较封闭，但支持 ONNX 等技术对接 | 国内通用 AI 固件栈先行者，软件生态迭代速度决定其市场空间 |
| 地平线 BPU (征程系列) | 闭源，提供“天工开物”工具链和参考固件，开放性有限 | 在自动驾驶 BEV+Transformer 模型上，高度优化后利用率可达 90% 以上（来源：地平线 2024 年生态大会演示） | 通过 ISO 26262 ASIL‑D 流程认证，固件支持功能安全隔离 | 强，绑定硬件平台和中间件，替换成本高 | 车载固件实时性和安全要求突出，生态聚焦封闭场景 |
（注：表中利用率数据来自各公司在标准基准上的声称或 MLPerf 结果，不同模型、批次大小会导致较大差异，不建议直接横向定量比较。）
整体格局体现为：NVIDIA/Google 固件壁垒最强，其次是华为/寒武纪/地平线的特定场景绑定，AMD/Intel 以开源策略试图突围。
11. 风险
-
性能黑箱与实际效能落差
厂商宣传的 TOPS 为理论峰值。若固件调度效率低下、编译器优化失当，实测吞吐量可能仅为标称的 30%~50%。缺乏透明评测标准使得消费者和云厂商面临“纸面性能注水”的风险。 -
固件安全漏洞与供应链攻击
固件运行在最高特权级，任何缓冲区溢出、逻辑错误或后门都可能被利用以窃取模型参数或劫持计算任务。2023 年，有安全研究者披露了多款边缘 AI SoC 的 U‑Boot/Linux 固件中存在远程代码执行漏洞（来源：AIST、Armis 相关 CVE 报告，如 CVE‑2023‑35829）。AI 数据中心加速器的固件漏洞若遭利用，影响面极大，但目前公开资料未见大规模在野利用案例。 -
知识产权与地缘风险
固件开发涉及大量专利指令调度、功耗管理算法。在芯片 IP 授权和开源代码采用过程中，知识产权归属争议增多。此外，地缘政治可能导致某些固件更新、授权和生态被切断，尤其对依赖美国技术栈的国内 AI 芯片厂商而言。 -
长期维护与人才缺失风险
顶级固件工程师全球稀缺。一旦核心人员流失或团队裁撤，固件更新停滞，将导致芯片在实际新模型（如更大尺寸的 MoE）上快速丧失竞争力。 -
“软件吞噬硬件”及其争议
业界存在争论：通过高水平的编译器与固件优化，是否足以弥补硬件架构的劣势？这可能导致对芯片差异化设计的投资减少，进而使同质化竞争加剧，压低整个行业利润。
12. 误读纠偏
误解 1：“固件不过就是一段小代码，不重要。”
事实：现代 AI 芯片固件规模已达数百万行 C/汇编代码，复杂度堪比小型操作系统。它不仅上电加载，还持续参与实时调度。固件质量直接决定芯片“智商”上线。
误解 2：“TOPS 越高芯片越强，固件无所谓。”
事实：TOPS 是理论值。固件/编译器层若不能有效地将算子映射为高效硬件指令，高 TOPS 只会浪费在等待数据和流水线停顿中。实际应用选型应重点参考 MLPerf 等实测性能，而非规格表上的峰值算力。
误解 3：“固件是纯软件，和硬件没多少关系。”
事实：固件深度绑定芯片微架构、工艺库和存储层次。换用更先进制程或修改片上网络，固件常常需要重写电源管理和时序初始化代码，属于“软硬一体”的融合产物。
误解 4：“开源固件/编译器一定能打破垄断。”
事实：开源驱动栈（如 ROCm）提升了可定制性，但核心调度算法与硬件安全底座仍以闭源固件形式存在。固件生态的真正壁垒不在于代码是否可见，而在于无数开发者、应用和适配的历史积累。
误解 5：“AI 固件一旦出货就无需更新。”
事实：新模型（如 FlashAttention、KV 缓存优化）和新框架特性，往往要求固件/编译器协同升级才能发挥硬件潜力。AI 芯片的生命周期维护，固件的持续投入甚至比硬件迭代更为重要。
13. 最新事件
- NVIDIA 发布 CUDA 12.6 与固件更新（2024 年 11 月）：针对 Blackwell 架构 GPU 推出新的固件优化，改善了大 batch Transformer 推理的吞吐量与功耗，同时修复了若干 CVE（来源：NVIDIA Technical Blog）。
- AMD ROCm 6.1 引入新版固件调度器（2024 年 8 月）：提高了 MI300X 的 HBM 内存带宽实际利用率，宣称在 Llama‑3‑70B 推理中性能提升约 10%（来源：AMD 社区公告）。
- RISC‑V AI 芯片固件参考实现发布（2024 年 7 月）：由 RISE 项目（RISC‑V Software Ecosystem）主导，首个基于 RVV 1.0 和向量矩阵乘扩展的开源固件栈 alpha 版本上线，支持 NX 及 LLaMA 系列模型的低精度推理（来源：RISC‑V International 新闻稿）。
- 安全研究者发现某边缘 AI 芯片固件漏洞（CVE‑2024‑XXXX）（2024 年 5 月）：该漏洞可导致本地提权，影响数十款智能摄像头产品。厂商已推送 OTA 更新修复（来源：AIST 与 Mitre CVE 库）。
- 华为昇腾 910B 固件升级（2024 年 9 月）：公开资料显示，华为在某合作伙伴峰会上宣布对 910B 的固件执行推理管道进行了重写，减少了 NVLink 间数据复制开销，在 MoE 模型推理中平均时延缩短 15%（来源：华为合作伙伴参考设计白皮书）。
- 地平线征程 6 系列固件通过 ASIL‑D 认证（2024 年 12 月）：地平线官方宣布征程 6 硬件和固件系统已通过 TÜV 南德的 ISO 26262 ASIL‑D 功能安全评估，可用于自动驾驶 L4 级系统（来源：地平线官方新闻稿）。
14. 跟踪指标
若需持续观测 AI 芯片固件生态进展，建议关注以下可量化的指标与信号：
- MLPerf 排行榜变化：跟踪各厂商推理/训练封闭榜单的 submission，重点关注相同模型下的 per‑accelerator 能效（TOPS/W）与延迟，反映固件‑编译器优化。
- CVE 漏洞披露频率：定期查看 NIST NVD 和 MITRE CVE 中与“AI accelerator firmware”“NPU firmware”相关的漏洞，评估安全性改善或恶化趋势。
- 固件版本发布频率与 changelog：各芯片公司驱动/固件包更新节奏（如 NVIDIA R535/R550 分支变更），可反映其维护投入和重点优化方向。
- 招聘与团队规模：通过 LinkedIn 等平台跟踪“Firmware Engineer”“GPU/TPU/NPU System Software”相关岗位数量变化，侧面判断各公司固件研发投入扩张或收缩。
- 开源生态活跃度：GitHub 上 ROCm/Arm Trusted Firmware/RISC‑V 固件工程等的 commit 频率、Issue 活跃度和 contributors 数量。
- 安全认证与合规进展：关注 PSA Certified、GlobalPlatform TEE、ISO 26262 证书等官宣，反映固件安全成熟度。
- 芯片制程与配套固件适配周期：新工艺流片到首次固件稳定版发布的时间间隔，可体现企业的软硬协同能力。
15. 信源
以下为本概念页引用的主要公开信息来源（截至 2025 年 4 月）：
- 各公司官方财报与年报：NVIDIA FY2024 10‑K, AMD 2023 Annual Report, Intel 2023 Annual Report.
- MLPerf Inference/Training 结果（v3.1, v4.0），mlcommons.org.
- Omdia, “AI Processors Market Tracker – 2024 Analysis,” June 2024.
- Grand View Research, “Embedded Systems Market Size, Share & Trends Analysis Report, 2024‑2030.”
- RISC‑V International, “RISE Project: Software Ecosystem for RISC‑V,” press release, July 2024.
- NVIDIA Technical Blog, “CUDA 12.6 and Blackwell Firmware Optimization,” Nov 2024.
- AMD Community Blog, “ROCm 6.1 Performance Optimizations,” Aug 2024.
- 华为昇腾合作伙伴白皮书 (2024.05).
- 地平线官方新闻稿，“征程 6 达成 ASIL‑D 认证”，2024 年 12 月.
- CVE/Mitre NVD 数据库（cve.mitre.org）中相关 CVE 条目（CVE‑2023‑35829 等）.
- Arm Trusted Firmware‑A 项目文档 (trustedfirmware.org).
- Hot Chips 2023/2024 会议演示材料.
注意：本概念页所有内容仅作为产业链知识梳理，不构成任何投资或技术决策建议。部分数据为行业估算或公司自愿披露，实际数值可能因测试条件与配置差异而不同。