熔断器

半导体语境下的 Fuse 主要指：① 芯片内部 eFuse（电子熔断器）用于 OTP 编程/冗余修复；② 系统级电路保护用熔断器（保险丝）。本页两者兼顾，侧重半导体 eFuse。

3 秒看懂

一句话：Fuse 是一种”烧断后不可逆”的物理开关——在芯片内用于一次性写入配置/修复缺陷，在电路中用于过流保护自我牺牲。

关键词：一次性可编程（OTP）、eFuse、冗余修复（Redundancy Repair）、过流保护

类比：芯片里的 eFuse 像是”焊死的保险丝”，烧断=写1，不烧=写0；电路板上的保险丝像是”电路守门员”，电流过大时牺牲自己保护整条链路。

3 分钟产业解释

为什么 Fuse 在 AI 产业链中重要？

1. 芯片量产良率的”幕后功臣”

现代 AI 芯片（GPU/NPU）die 面积极大、晶体管数量极高，制造过程中不可避免出现局部缺陷。eFuse 技术允许厂商在封测阶段通过电流熔断特定连接，将有缺陷的存储体（SRAM/Cache）或计算单元”旁路”到冗余单元，从而将本该报废的芯片”救活”。

产业价值：[行业共识] 大型 SoC 的 SRAM 冗余修复可将良率提升数个百分点，对于售价数千美元的高端 AI 芯片，每个百分点良率提升意味着巨大的成本节省。

2. 芯片安全与配置的基础

• 安全密钥存储：OTP eFuse 可存储加密密钥、芯片唯一 ID
• 功能裁剪（Binning）：同一 wafer 产出的芯片通过 eFuse 熔断不同配置，变成不同 SKU（如 GPU 的不同流处理器数量版本）
• 校准参数写入：模拟电路（SerDes、PLL）的 trim 值可在出厂时通过 eFuse 精确写入

3. 系统级电源保护

在 AI 服务器/数据中心的电源链路中，传统熔断器（保险丝）仍是不可替代的”最后一道防线”，用于在电源故障时切断电流、保护昂贵的计算板卡。

15 分钟专家深入

半导体 eFuse 的两种主流技术路线

┌─────────────────────────────────────────────────────────────────┐
│                    eFuse 技术路线图                               │
├──────────────┬──────────────────┬───────────────────────────────┤
│  类型        │  原理            │  特点                          │
├──────────────┼──────────────────┼───────────────────────────────┤
│  金属 eFuse  │  细金属线电流     │  主流方案，面积小，与标准       │
│  (主流)      │  熔断形成开路     │  CMOS 工艺兼容，熔断后阻抗     │
│              │                  │  明显变化                      │
├──────────────┼──────────────────┼───────────────────────────────┤
│  多晶硅      │  多晶硅桥熔断    │  早期方案，部分老制程仍在用     │
│  eFuse       │                  │  编程电流相对大                 │
└──────────────┴──────────────────┴───────────────────────────────┘

eFuse Cell 结构（简化）

        Vdd
         │
    ┌────┴────┐
    │  熔断体  │ ← 未熔断: 低阻（读为 0）; 熔断后: 高阻（读为 1）
    │(Metal/   │
    │ Poly)    │
    └────┬────┘
         │
    ┌────┴────┐
    │  读出    │ ← Sense Amplifier 识别阻抗变化
    │  电路    │
    └────┬────┘
         │
        GND

编程过程：施加高于正常工作电压的编程电压（Vpp），使熔断体中电流密度超过临界值，金属线局部熔断、电迁移或热断裂。

冗余修复机制（Memory Redundancy Repair）

┌─────────────────────────────────────────────────────────┐
│              SRAM 阵列冗余修复示意图                      │
│                                                         │
│   主阵列 (Main Array)          冗余行/列 (Spare)        │
│   ┌────────────────────┐       ┌──────────┐            │
│   │ Row 0              │       │ Spare Row│            │
│   │ Row 1   ← 有缺陷   │──────→│ (替换)   │            │
│   │ Row 2              │       └──────────┘            │
│   │ ...                │                               │
│   │ Row N              │  eFuse 存储: Row1 → Spare     │
│   └────────────────────┘  的地址映射关系                 │
└─────────────────────────────────────────────────────────┘

关键点：

• 测试阶段发现缺陷 → 通过激光或 eFuse 重新编程地址解码器
• 访问 Row 1 时自动重定向到 Spare Row
• eFuse 存储的映射关系掉电不丢失（非易失性）

系统级熔断器（保险丝）

技术原理

1. eFuse 物理机制

金属 eFuse 熔断机理：

编程前:  ─────金属线─────  （低阻，~几Ω）
              ↓ 施加高电流密度
编程中:  ─────金属线~~~~─  （局部发热）
              ↓ 热-电迁移效应
编程后:  ─────    ─────   （断路，~MΩ级或更高）

关键物理过程：

• 焦耳热：局部温度超过金属熔点
• 电迁移：高电流密度下金属原子定向迁移
• 表面扩散：金属在绝缘层表面重新分布

2. eFuse 阵列结构

┌────────────────────────────────────────────────┐
│               eFuse 阵列架构                    │
│                                                │
│  ┌─────┐   ┌─────┐   ┌─────┐   ┌─────┐       │
│  │Cell │   │Cell │   │Cell │   │Cell │  ...   │
│  │ 0,0 │   │ 0,1 │   │ 0,2 │   │ 0,3 │       │
│  └──┬──┘   └──┬──┘   └──┬──┘   └──┬──┘       │
│     └─────┬──┴─────┬──┴─────┬──┘              │
│           ▼        ▼        ▼                  │
│       ┌────────────────────────┐               │
│       │    Sense Amplifiers    │               │
│       └────────────────────────┘               │
│                    │                            │
│                    ▼                            │
│       ┌────────────────────────┐               │
│       │    Output Latch/Buffer │               │
│       └────────────────────────┘               │
└────────────────────────────────────────────────┘

3. eFuse vs 其他 OTP 技术

[注：具体电压和面积因工艺节点、厂商而异，上表为定性排序]

技术演进史

时间轴: Fuse 技术演进
═══════════════════════════════════════════════════════════════

1960s-1970s  │ 激光熔断 (Laser Fuse)
             │ - 用激光束烧断金属连接
             │ - 需要专用激光修调设备
             │ - 精度高但成本高、不可在封装后操作
             ▼
1990s-2000s  │ eFuse 普及
             │ - 电流熔断替代激光
             │ - 可在封装后编程（减少测试成本）
             │ - 与标准CMOS工艺兼容
             ▼
2000s-2010s  │ eFuse 阵列规模化
             │ - 容量从几十bit发展到Kbit级
             │ - 成为SoC标配IP
             │ - 与BISR（Built-In Self-Repair）系统集成
             ▼
2010s-now    │ 向先进制程演进
             │ - 在FinFET节点下验证可靠性
             │ - 与安全子系统深度集成
             │ - 探索新型NVM替代方案（MRAM等）
             │   [但eFuse因成熟可靠仍是主流]

技术路线对比

eFuse vs 其他一次性编程/配置存储技术

[定性比较，具体参数因厂商和工艺节点而异]

系统级熔断器类型对比

上下游

上游（eFuse 相关）

┌─────────────────────────────────────────────────────────┐
│                        上游                              │
├─────────────┬──────────────────┬────────────────────────┤
│  硅片       │  光刻/刻蚀设备   │  金属化材料            │
│  (Wafer)    │  (ASML/LAM等)    │  (Cu/Al/阻挡层)        │
├─────────────┴──────────────────┴────────────────────────┤
│                      ↓                                  │
│               eFuse IP 设计/集成                         │
│  (Foundry 提供标准单元 / 第三方 IP 供应商)                │
└─────────────────────────────────────────────────────────┘

中游

┌─────────────────────────────────────────────────────────┐
│                        中游                              │
├─────────────────────────────────────────────────────────┤
│  晶圆代工厂（TSMC/Samsung/Intel Foundry 等）             │
│  - 提供 eFuse 标准单元库                                 │
│  - 集成到 PDK（工艺设计套件）                            │
│  - 封测阶段执行编程（部分可在封装后）                     │
├─────────────────────────────────────────────────────────┤
│  EDA 工具                                                │
│  - Synopsys/Cadence/Siemens EDA 的存储器编译器           │
│  - 自动冗余修复工具                                      │
└─────────────────────────────────────────────────────────┘

下游

┌─────────────────────────────────────────────────────────┐
│                        下游                              │
├──────────────────┬──────────────────────────────────────┤
│  AI/GPU 芯片     │  Cache/SRAM 冗余修复 → 提升良率       │
│                  │  功能配置/Binning                     │
├──────────────────┼──────────────────────────────────────┤
│  CPU/SoC         │  一致性/频率调节/安全密钥              │
├──────────────────┼──────────────────────────────────────┤
│  模拟/混合信号   │  SerDes/PLL/ADC 校准参数              │
├──────────────────┼──────────────────────────────────────┤
│  汽车芯片        │  安全关键配置（需 eFuse 高可靠性）      │
├──────────────────┼──────────────────────────────────────┤
│  电源系统        │  传统熔断器用于过流保护                 │
└──────────────────┴──────────────────────────────────────┘

关键指标

eFuse 性能指标

系统级熔断器指标

供需与市场数据

eFuse IP 市场

市场特征：

• eFuse 通常作为 Foundry PDK 的一部分提供，不单独计价
• 第三方 IP 供应商（如 Kilopass, Sidense 等，部分已被收购）提供差异化方案
• [无公开可靠市场规模数据]

需求驱动：

• AI 芯片 die 面积增大 → SRAM 容量增大 → 冗余修复需求增长
• 先进制程成本高昂 → 良率提升的经济价值更大
• 安全应用（IoT/汽车）→ OTP 需求增长

系统级熔断器市场

市场参与者：

• Littelfuse（行业龙头之一）
• Bourns
• Bel Fuse
• TE Connectivity
• 国内：好利来等

下游分布：[行业估算] 汽车、工业、消费电子、通信/数据中心为主要终端市场

代表公司与资本映射

eFuse/IP 层面

系统级熔断器

投资逻辑

直接投资标的有限

eFuse 作为 IP 模块，通常不单独构成投资主题。投资逻辑主要体现在：

间接受益逻辑

1. Foundry（TSMC/Samsung/Intel）：

   • eFuse 是先进制程 PDK 的标配组件
   • AI 芯片良率竞争 → 对 eFuse 可靠性要求提高
   • 受益于先进制程产能扩张

2. EDA 三巨头（SNPS/CDNS/SIEMENS EDA）：

   • 存储器编译器工具包含 eFuse 生成
   • 受益于 SoC 设计复杂度提升

3. 电路保护元器件（LFUS 等）：

   • 数据中心电源系统对熔断器有稳定需求
   • 汽车电子化提升单车熔断器用量
   • 受益于电气化趋势

风险提示

• eFuse 技术本身成熟，非高增长赛道
• 新型 NVM（MRAM/RRAM）在部分场景可能替代 eFuse [但目前渗透率低]
• 系统级熔断器属成熟市场，增长与宏观工业景气相关

常见误读纠偏

❌ 误读1：eFuse 是可重复编程的

✅ 纠偏：eFuse 是**一次性可编程（OTP）**的。熔断是不可逆的物理过程，烧断后无法恢复。虽然部分文献提到”读取多次”的耐久性，但”编程”只能执行一次。

需要重复编程的场景应选择 Flash、EEPROM 或新型 NVM。

❌ 误读2：eFuse 只用于存储数据

✅ 纠偏：eFuse 的核心应用不是”存储大量数据”，而是：

• 冗余修复：存储地址映射，修复制造缺陷
• 配置/Trim：写入校准参数、功能选择
• 安全：存储密钥哈希、芯片 ID
• Binning：根据测试结果编程不同 SKU

典型 eFuse 阵列容量通常在数百到数千 bit，远非通用存储器。

❌ 误读3：先进制程下 eFuse 会消失

✅ 纠偏：eFuse 因其简单可靠、与标准 CMOS 工艺完全兼容，在先进制程下仍是主流 OTP 方案之一。尽管学术界探索 MRAM 等替代方案，但 eFuse 在量产 SoC 中的地位稳固。

学习路径

Level 1: 基础概念
├── 了解什么是熔断器（保险丝）的基本原理
├── 理解半导体中的 OTP（一次性可编程）概念
└── 推荐：搜索 "eFuse basics" 或 "memory redundancy repair" 入门文章

Level 2: 技术原理
├── 学习 eFuse 的物理机制（金属熔断 vs 反熔丝）
├── 了解 SRAM 冗余修复的基本流程
└── 推荐：Foundry 技术文档（如 TSMC eFuse Application Note）

Level 3: 产业应用
├── 研究具体 SoC 的良率提升策略
├── 了解 BISR（Built-In Self-Repair）系统架构
└── 推荐：ISSCC/IEDM 相关论文、芯片公司技术博客

Level 4: 前沿探索
├── 关注 MRAM/RRAM 对 eFuse 的潜在替代
├── 了解先进封装对熔断器编程的影响
└── 推荐：IEEE IEDM、VLSI Symposium 论文

一句话总结

eFuse 是芯片制造中”用不可逆的物理熔断换取良率提升和配置灵活性”的成熟基础技术——它不性感，但没有它，AI 芯片的量产成本将高不可攀。

延伸阅读与来源

推荐资料

本页数据来源标注说明

• [行业共识]：业界普遍认知，无单一来源
• [工艺相关]：具体数值因工艺节点、厂商而异
• [未充分披露]：无公开可靠数据，仅提供定性判断
• [行业估算]：基于行业经验的推测，非精确统计

本页编写说明：因检索受限，技术细节基于半导体领域通用知识编写，具体参数请以厂商官方文档为准。如需精确数据用于投资决策，请联系相关公司 IR 或查阅最新财报/技术文档。