熔斷器

半導體語境下的 Fuse 主要指：① 晶片內部 eFuse（電子熔斷器）用於 OTP 程式設計/冗餘修復；② 系統級電路保護用熔斷器（保險絲）。本頁兩者兼顧，側重半導體 eFuse。

3 秒看懂

一句話：Fuse 是一種”燒斷後不可逆”的物理開關——在晶片內用於一次性寫入配置/修復缺陷，在電路中用於過流保護自我犧牲。

關鍵詞：一次性可程式設計（OTP）、eFuse、冗餘修復（Redundancy Repair）、過流保護

類比：晶片裡的 eFuse 像是”焊死的保險絲”，燒斷=寫1，不燒=寫0；電路板上的保險絲像是”電路守門員”，電流過大時犧牲自己保護整條鏈路。

3 分鐘產業解釋

為什麼 Fuse 在 AI 產業鏈中重要？

1. 晶片量產良率的”幕後功臣”

現代 AI 晶片（GPU/NPU）die 面積極大、電晶體數量極高，製造過程中不可避免出現區域性缺陷。eFuse 技術允許廠商在封測階段通過電流熔斷特定連線，將有缺陷的儲存體（SRAM/Cache）或計算單元”旁路”到冗餘單元，從而將本該報廢的晶片”救活”。

產業價值：[行業共識] 大型 SoC 的 SRAM 冗餘修復可將良率提升數個百分點，對於售價數千美元的高階 AI 晶片，每個百分點良率提升意味著巨大的成本節省。

2. 晶片安全與配置的基礎

安全金鑰儲存：OTP eFuse 可儲存加密金鑰、晶片唯一 ID
功能裁剪（Binning）：同一 wafer 產出的晶片通過 eFuse 熔斷不同配置，變成不同 SKU（如 GPU 的不同流處理器數量版本）
校準引數寫入：類比電路（SerDes、PLL）的 trim 值可在出廠時通過 eFuse 精確寫入

3. 系統級電源保護

在 AI 伺服器/資料中心的電源鏈路中，傳統熔斷器（保險絲）仍是不可替代的”最後一道防線”，用於在電源故障時切斷電流、保護昂貴的計算板卡。

15 分鐘專家深入

半導體 eFuse 的兩種主流技術路線

┌─────────────────────────────────────────────────────────────────┐
│                    eFuse 技術路線圖                               │
├──────────────┬──────────────────┬───────────────────────────────┤
│  型別        │  原理            │  特點                          │
├──────────────┼──────────────────┼───────────────────────────────┤
│  金屬 eFuse  │  細金屬線電流     │  主流方案，面積小，與標準       │
│  (主流)      │  熔斷形成開路     │  CMOS 工藝相容，熔斷後阻抗     │
│              │                  │  明顯變化                      │
├──────────────┼──────────────────┼───────────────────────────────┤
│  多晶矽      │  多晶矽橋熔斷    │  早期方案，部分老製程仍在用     │
│  eFuse       │                  │  程式設計電流相對大                 │
└──────────────┴──────────────────┴───────────────────────────────┘

eFuse Cell 結構（簡化）

        Vdd
         │
    ┌────┴────┐
    │  熔斷體  │ ← 未熔斷: 低阻（讀為 0）; 熔斷後: 高阻（讀為 1）
    │(Metal/   │
    │ Poly)    │
    └────┬────┘
         │
    ┌────┴────┐
    │  讀出    │ ← Sense Amplifier 識別阻抗變化
    │  電路    │
    └────┬────┘
         │
        GND

程式設計過程：施加高於正常工作電壓的程式設計電壓（Vpp），使熔斷體中電流密度超過臨界值，金屬線區域性熔斷、電遷移或熱斷裂。

冗餘修復機制（Memory Redundancy Repair）

┌─────────────────────────────────────────────────────────┐
│              SRAM 陣列冗餘修復示意圖                      │
│                                                         │
│   主陣列 (Main Array)          冗餘行/列 (Spare)        │
│   ┌────────────────────┐       ┌──────────┐            │
│   │ Row 0              │       │ Spare Row│            │
│   │ Row 1   ← 有缺陷   │──────→│ (替換)   │            │
│   │ Row 2              │       └──────────┘            │
│   │ ...                │                               │
│   │ Row N              │  eFuse 儲存: Row1 → Spare     │
│   └────────────────────┘  的地址對映關係                 │
└─────────────────────────────────────────────────────────┘

關鍵點：

測試階段發現缺陷 → 通過雷射或 eFuse 重新程式設計地址解碼器
訪問 Row 1 時自動重定向到 Spare Row
eFuse 儲存的對映關係掉電不丟失（非易失性）

系統級熔斷器（保險絲）

引數	說明
額定電流	正常工作可通過的最大電流
熔斷電流	觸發熔斷的電流閾值（通常為額定的 1.5-2 倍）
分斷能力	能安全切斷的最大故障電流
響應時間	快熔型 vs 慢熔型（抗浪湧）
封裝	管狀、貼片（SMD）、刀片式等

技術原理

1. eFuse 物理機制

金屬 eFuse 熔斷機理：

程式設計前:  ─────金屬線─────  （低阻，~幾Ω）
              ↓ 施加高電流密度
程式設計中:  ─────金屬線~~~~─  （局部發熱）
              ↓ 熱-電遷移效應
程式設計後:  ─────    ─────   （斷路，~MΩ級或更高）

關鍵物理過程：

焦耳熱：區域性溫度超過金屬熔點
電遷移：高電流密度下金屬原子定向遷移
表面擴散：金屬在絕緣層表面重新分佈

2. eFuse 陣列結構

┌────────────────────────────────────────────────┐
│               eFuse 陣列架構                    │
│                                                │
│  ┌─────┐   ┌─────┐   ┌─────┐   ┌─────┐       │
│  │Cell │   │Cell │   │Cell │   │Cell │  ...   │
│  │ 0,0 │   │ 0,1 │   │ 0,2 │   │ 0,3 │       │
│  └──┬──┘   └──┬──┘   └──┬──┘   └──┬──┘       │
│     └─────┬──┴─────┬──┴─────┬──┘              │
│           ▼        ▼        ▼                  │
│       ┌────────────────────────┐               │
│       │    Sense Amplifiers    │               │
│       └────────────────────────┘               │
│                    │                            │
│                    ▼                            │
│       ┌────────────────────────┐               │
│       │    Output Latch/Buffer │               │
│       └────────────────────────┘               │
└────────────────────────────────────────────────┘

3. eFuse vs 其他 OTP 技術

技術	原理	程式設計電壓	面積	可靠性	工藝相容
eFuse	金屬/多晶矽熔斷	中等（~1.5-2x Vdd）	中	高	標準CMOS
Anti-fuse	柵氧化層擊穿（介質擊穿）	高（~6-8V）	小	高	需特殊工藝
Flash OTP	浮柵注入	中	較大	中	需Flash工藝
NVM (MRAM等)	磁/阻變效應	低	小	待驗證	特殊材料

[注：具體電壓和麵積因工藝節點、廠商而異，上表為定性排序]

技術演進史

時間軸: Fuse 技術演進
═══════════════════════════════════════════════════════════════

1960s-1970s  │ 雷射熔斷 (Laser Fuse)
             │ - 用雷射束燒斷金屬連線
             │ - 需要專用雷射修調裝置
             │ - 精度高但成本高、不可在封裝後操作
             ▼
1990s-2000s  │ eFuse 普及
             │ - 電流熔斷替代雷射
             │ - 可在封裝後程式設計（減少測試成本）
             │ - 與標準CMOS工藝相容
             ▼
2000s-2010s  │ eFuse 陣列規模化
             │ - 容量從幾十bit發展到Kbit級
             │ - 成為SoC標配IP
             │ - 與BISR（Built-In Self-Repair）系統整合
             ▼
2010s-now    │ 向先進製程演進
             │ - 在FinFET節點下驗證可靠性
             │ - 與安全子系統深度整合
             │ - 探索新型NVM替代方案（MRAM等）
             │   [但eFuse因成熟可靠仍是主流]

技術路線對比

eFuse vs 其他一次性程式設計/配置儲存技術

維度	eFuse	Anti-fuse	Flash-based OTP	SRAM (易失性)
非易失性	✓	✓	✓	✗
程式設計次數	1次	1次	1次	無限
讀取速度	快	快	中	最快
面積效率	中	最小	大	小
工藝要求	標準CMOS	特殊氧化層	Flash工藝	標準CMOS
程式設計能量	中	高	低	N/A
資料保持	永久	永久	永久	僅通電時
主流應用	冗餘修復/配置	安全/軍事	配置	快取
先進製程支援	良好	有限	受限	良好

[定性比較，具體引數因廠商和工藝節點而異]

系統級熔斷器型別對比

型別	響應速度	抗浪湧能力	典型應用	封裝形式
快熔型	毫秒級	弱	精密保護	玻璃管/SMD
慢熔型（延時）	秒-十秒級	強	電機/容性負載啟動	管狀/外掛
自恢復型（PPTC）	秒級	可恢復	電路板級保護	外掛/貼片
半導體熔斷器	微秒級	可控	精密保護	整合/模組

上下游

上游（eFuse 相關）

┌─────────────────────────────────────────────────────────┐
│                        上游                              │
├─────────────┬──────────────────┬────────────────────────┤
│  矽片       │  光刻/刻蝕裝置   │  金屬化材料            │
│  (Wafer)    │  (ASML/LAM等)    │  (Cu/Al/阻擋層)        │
├─────────────┴──────────────────┴────────────────────────┤
│                      ↓                                  │
│               eFuse IP 設計/整合                         │
│  (Foundry 提供標準單元 / 第三方 IP 供應商)                │
└─────────────────────────────────────────────────────────┘

中游

┌─────────────────────────────────────────────────────────┐
│                        中游                              │
├─────────────────────────────────────────────────────────┤
│  晶圓代工廠（TSMC/Samsung/Intel Foundry 等）             │
│  - 提供 eFuse 標準單元庫                                 │
│  - 整合到 PDK（工藝設計套件）                            │
│  - 封測階段執行程式設計（部分可在封裝後）                     │
├─────────────────────────────────────────────────────────┤
│  EDA 工具                                                │
│  - Synopsys/Cadence/Siemens EDA 的儲存器編譯器           │
│  - 自動冗餘修復工具                                      │
└─────────────────────────────────────────────────────────┘

下游

┌─────────────────────────────────────────────────────────┐
│                        下游                              │
├──────────────────┬──────────────────────────────────────┤
│  AI/GPU 晶片     │  Cache/SRAM 冗餘修復 → 提升良率       │
│                  │  功能配置/Binning                     │
├──────────────────┼──────────────────────────────────────┤
│  CPU/SoC         │  一致性/頻率調節/安全金鑰              │
├──────────────────┼──────────────────────────────────────┤
│  模擬/混合訊號   │  SerDes/PLL/ADC 校準引數              │
├──────────────────┼──────────────────────────────────────┤
│  汽車晶片        │  安全關鍵配置（需 eFuse 高可靠性）      │
├──────────────────┼──────────────────────────────────────┤
│  電源系統        │  傳統熔斷器用於過流保護                 │
└──────────────────┴──────────────────────────────────────┘

關鍵指標

eFuse 效能指標

指標	說明	典型量級 [未充分揭露通用值]
單元面積	單個 eFuse bit 佔用面積	因工藝節點/型別而異，通常 >1μm²/bit
程式設計電壓	熔斷所需電壓	通常 1.5x - 3x Vdd [工藝相關]
程式設計電流	熔斷所需電流	mA 級 [工藝相關]
程式設計時間	單次熔斷耗時	μs - ms 級 [工藝相關]
讀取時間	讀取狀態延遲	ns 級
資料保持	資訊儲存年限	理論上永久（物理斷裂）
程式設計視窗	熔斷前後阻抗比	通常 >100x [工藝相關]
可靠性	資料保持/讀取耐久性	因工藝而異，需廠商驗證

系統級熔斷器指標

指標	說明
額定電流 (In)	可持續通過的最大電流
額定電壓 (Un)	最大工作電壓
分斷能力	可安全切斷的最大故障電流
I²t 值	焦耳積分，衡量熔斷能量
溫度降額	環境溫度對額定值的影響

供需與市場資料

eFuse IP 市場

市場特徵：

eFuse 通常作為 Foundry PDK 的一部分提供，不單獨計價
第三方 IP 供應商（如 Kilopass, Sidense 等，部分已被收購）提供差異化方案
[無公開可靠市場規模資料]

需求驅動：

AI 晶片 die 面積增大 → SRAM 容量增大 → 冗餘修復需求增長
先進製程成本高昂 → 良率提升的經濟價值更大
安全應用（IoT/汽車）→ OTP 需求增長

系統級熔斷器市場

市場參與者：

Littelfuse（行業龍頭之一）
Bourns
Bel Fuse
TE Connectivity
國內：好利來等

下游分佈：[行業估算] 汽車、工業、消費電子、通訊/資料中心為主要終端市場

代表公司與資本對映

eFuse/IP 層面

公司/型別	角色	說明
TSMC	Foundry	提供 eFuse 標準單元，與先進製程深度繫結
Samsung Foundry	Foundry	同上
Intel Foundry	Foundry	同上
Synopsys (SNPS)	EDA	儲存器編譯器，含 eFuse 生成
Cadence (CDNS)	EDA	同上
Kilopass (已被收購)	IP	OTP/eFuse IP 專業供應商

系統級熔斷器

公司	程式碼	說明
Littelfuse	LFUS (NASDAQ)	電路保護產品龍頭，含各類熔斷器
Bel Fuse	BELFA/BELFB (NASDAQ)	電源/保護元件
Bourns	非上市	電路保護產品

投資邏輯

直接投資標的有限

eFuse 作為 IP 模組，通常不單獨構成投資主題。投資邏輯主要體現在：

間接受益邏輯

Foundry（TSMC/Samsung/Intel）：
- eFuse 是先進製程 PDK 的標配元件
- AI 晶片良率競爭 → 對 eFuse 可靠性要求提高
- 受益於先進製程產能擴張
EDA 三巨頭（SNPS/CDNS/SIEMENS EDA）：
- 儲存器編譯器工具包含 eFuse 生成
- 受益於 SoC 設計複雜度提升
電路保護元器件（LFUS 等）：
- 資料中心電源系統對熔斷器有穩定需求
- 汽車電子化提升單車熔斷器用量
- 受益於電氣化趨勢

風險提示

eFuse 技術本身成熟，非高增長賽道
新型 NVM（MRAM/RRAM）在部分場景可能替代 eFuse [但目前滲透率低]
系統級熔斷器屬成熟市場，增長與宏觀工業景氣相關

常見誤讀糾偏

❌ 誤讀1：eFuse 是可重複程式設計的

✅ 糾偏：eFuse 是**一次性可程式設計（OTP）**的。熔斷是不可逆的物理過程，燒斷後無法恢復。雖然部分文獻提到”讀取多次”的耐久性，但”程式設計”只能執行一次。

需要重複程式設計的場景應選擇 Flash、EEPROM 或新型 NVM。

❌ 誤讀2：eFuse 只用於儲存資料

✅ 糾偏：eFuse 的核心應用不是”儲存大量資料”，而是：

冗餘修復：儲存地址對映，修復製造缺陷
配置/Trim：寫入校準引數、功能選擇
安全：儲存金鑰雜湊、晶片 ID
Binning：根據測試結果程式設計不同 SKU

典型 eFuse 陣列容量通常在數百到數千 bit，遠非通用儲存器。

❌ 誤讀3：先進製程下 eFuse 會消失

✅ 糾偏：eFuse 因其簡單可靠、與標準 CMOS 工藝完全相容，在先進製程下仍是主流 OTP 方案之一。儘管學術界探索 MRAM 等替代方案，但 eFuse 在量產 SoC 中的地位穩固。

學習路徑

Level 1: 基礎概念
├── 瞭解什麼是熔斷器（保險絲）的基本原理
├── 理解半導體中的 OTP（一次性可程式設計）概念
└── 推薦：搜尋 "eFuse basics" 或 "memory redundancy repair" 入門文章

Level 2: 技術原理
├── 學習 eFuse 的物理機制（金屬熔斷 vs 反熔絲）
├── 瞭解 SRAM 冗餘修復的基本流程
└── 推薦：Foundry 技術文件（如 TSMC eFuse Application Note）

Level 3: 產業應用
├── 研究具體 SoC 的良率提升策略
├── 瞭解 BISR（Built-In Self-Repair）系統架構
└── 推薦：ISSCC/IEDM 相關論文、晶片公司技術部落格

Level 4: 前沿探索
├── 關注 MRAM/RRAM 對 eFuse 的潛在替代
├── 瞭解先進封裝對熔斷器程式設計的影響
└── 推薦：IEEE IEDM、VLSI Symposium 論文

一句話總結

eFuse 是晶片製造中”用不可逆的物理熔斷換取良率提升和配置靈活性”的成熟基礎技術——它不性感，但沒有它，AI 晶片的量產成本將高不可攀。

延伸閱讀與來源

型別	來源	說明
技術文件	Foundry PDK Application Note	TSMC/Samsung 的 eFuse IP 文件（需NDA）
學術論文	IEEE IEDM/VLSI Symposium	先進製程下 eFuse 可靠性研究
行業報告	Yole/IC Insights	OTP/NVM 市場分析（如有覆蓋）
公司資料	Littelfuse 年報	系統級熔斷器市場資料
入門文章	Wikipedia “eFuse”	基礎概念介紹
專利	USPTO/Google Patents	搜尋 “eFuse” “redundancy repair”

本頁資料來源標註說明

[行業共識]：業界普遍認知，無單一來源
[工藝相關]：具體數值因工藝節點、廠商而異
[未充分揭露]：無公開可靠資料，僅提供定性判斷
[行業估算]：基於行業經驗的推測，非精確統計

本頁編寫說明：因檢索受限，技術細節基於半導體領域通用知識編寫，具體引數請以廠商官方文件為準。如需精確資料用於投資決策，請聯絡相關公司 IR 或查閱最新財報/技術文件。