Gaafet

1. 3 秒看懂

GAAFET（全环绕栅极场效应晶体管）是一种将电流通道完全包裹在栅极之中的晶体管。可以把它想象成：FinFET 只是从三面捏住电流的“夹子”，而 GAAFET 是用 “超薄纳米片” 把电流通道像 “香肠肠衣”一样从四面八方严密包裹，开关更快、漏电更少，是实现 2nm 及以下芯片性能与功耗双重飞跃的核心架构。

2. 3 分钟产业解释

2.1 它到底是什么

GAAFET，尤其是最主流的 纳米片（Nanosheet）晶体管，是驱动下一代高性能计算、AI 芯片和低功耗移动 SoC 的关键器件结构。在上一代 FinFET 工艺中，栅极只能控制电流沟道的三个面（顶面和两侧）。当晶体管栅极长度微缩到 15nm 以下时，从沟道底部泄漏的电流越来越大，“关断不严”直接导致功耗失控。GAAFET 通过让栅极从四个方向环绕纳米片沟道，极大地增强了静电控制能力，使晶体管在更小尺寸下仍能实现更强的驱动电流和更低的关断漏电。这就好比把传统的平面栅变成了一个立体的全封闭笼子，把电流路径“锁”得严严实实。

产业界普遍将 GAAFET 视为 后 FinFET 时代延续摩尔定律的必经之路。它并不是某一个厂商的独有概念，而是三家先进逻辑制程巨头——台积电、三星电子和英特尔——在 2nm 及以下节点共同选择的晶体管架构。台积电称之为“Nanosheet”或 GAAFET，三星直接称之为 GAA，英特尔则命名为 RibbonFET，本质上都属于全环绕栅极架构。

2.2 为什么 2026–2030 年是关键窗口期

根据野村证券《Greater China Semi》报告的论述，2026–2030 年将是 GAAFET 技术从旗舰产品向主流应用全面渗透的关键窗口期，其重要程度堪比 2014–2016 年 FinFET 全面取代平面晶体管的跃迁。

2nm 制程大规模量产落地
台积电 N2、三星 SF2/ SF3、英特尔 Intel 18A 等节点将在 2025–2026 年陆续进入风险量产与初期大批量生产阶段。这标志着 GAAFET 在产业层面正式告别技术验证期，进入 商业交付与出货 阶段。目前已知用作风险试产验证的客户包括苹果、英伟达、高通等核心设计公司。
AI 和 HPC 的算力压强推动架构升级
大模型训练和推理所需的算力增长远超传统半导体微缩所带来的收益，必须通过架构创新来继续降低单位算力成本。GAAFET 能在同等功耗下提供更高的频率和晶体管密度，或保持在同等性能下大幅压低功耗，这恰好是数据中心 GPU、定制 AI ASIC 以及自动驾驶芯片亟待突破的瓶颈。
产业链价值重新分配
GAAFET 的多层纳米片结构、高精度选择性刻蚀和原子层沉积工艺，使得刻蚀、薄膜沉积、量测检测等设备的单机价值量大幅上升，气体、前驱体、先进光刻胶等材料也随之升级。从上游设备到晶圆代工，再到 EDA 和 IP 设计服务，整个供应链面临一次 “价值高地转移”。

2.3 增长预期

野村证券在相关报告中明确指出，全球先进逻辑制程（≤3nm）的晶圆代工收入 在 2026 至 2030 年期间的复合年增长率预计将 显著高于全球半导体代工市场的平均增速，成为整个半导体产业增长的核心引擎。同时，GAAFET 相关的设备与材料市场增速预计会更为陡峭，部分细分赛道（如高选择性刻蚀设备、金属氧化物前驱体）可能出现阶段性供给短缺。

3. 技术原理

3.1 从 FinFET 到全环绕

FinFET 的核心是将电流沟道做成竖立的“鳍”，栅极包裹鳍的三个面。受限于鳍的宽高比和实际制造能力，当栅极长度缩短到约 12nm 以下时，即使在“关断”状态下，电流仍会从鳍的底部区域泄漏，导致静态功耗迅速增加。产业上称之为 “短沟道效应”加剧。

GAAFET 不再使用直立的鳍式沟道，而改用 水平堆叠的纳米片（Nanosheet） 作为沟道。在多片纳米片之间留有极窄的间隙，栅极金属和高 k 介电质会完整地填充这些间隙，将每一片纳米片 四项环绕，实现对沟道电位的极致控制。因此，晶体管从“三面栅”升级为 “四面栅”，能够有效抑制短沟道效应。台积电公开技术资料显示，与 N3（FinFET）相比，N2（纳米片 GAA）在相同功耗下速度提升约 10%–15%，在相同速度下功耗降低约 25%–30%，且逻辑密度可提升逾 15%。这些改善很大程度上正是源于全环绕栅极带来的优异静电特性。

3.2 纳米片堆叠与制造流程

GAAFET 的制造可大致分为几个关键阶段：

超晶格外延生长
在硅衬底上交替外延生长硅（Si）和硅锗（SiGe）多层薄膜，形成纳米片数量和厚度由叠层决定的超晶格结构。
鳍条与假栅形成
通过光刻和刻蚀定义出鳍条状的图案，并构建临时性的多晶硅假栅极。
内部隔离与源漏形成
在假栅两侧完成源极/漏极的外延与掺杂，并进行内部绝缘隔离，这一步对极小尺寸控制能力要求极高。
牺牲层选择性刻蚀（纳米片释放）
这是 GAAFET 最核心的挑战之一——用高度选择性的蚀刻工艺去除 SiGe 牺牲层，同时保持 Si 纳米片的完整性和界面质量。任何对纳米片的损伤都会导致成品晶体管性能恶化或良率崩塌。应用材料和泛林集团的相关工艺方案持续迭代，选择性刻蚀比已能做到 >100:1。
高 k 金属栅极全环绕填充
在纳米片表面以及片间间隙沉积超薄、高均匀性的高 k 介电质（如 HfO₂），再用金属栅极材料（如 TiN、TaN、TiAl 等功函数金属）进行填充。此步骤几乎完全依赖原子层沉积（ALD）技术来实现。
后续互连
完成栅极接触、源漏接触，以及多层铜或钴互连，并引入可能的新型材料以降低电阻电容延迟。

3.3 与 FinFET 的关键区别

维度	FinFET	GAAFET（纳米片）
沟道形状	直立鳍片	水平堆叠纳米片
栅极包裹面数	三面	四面（全环绕）
静电控制能力	受鳍底泄漏限制	极为优异，关断漏电低
可调性	通过鳍高和鳍宽调节有限	可独立调节纳米片宽度，实现多 Vt
微缩潜力	3nm 已近极限	可延伸至 1.4nm 及 CFET

4. 关键参数

4.1 栅极长度与纳米片几何

栅极长度（Lg）：2nm 节点（台积电 N2）的实际栅极长度约为 12 nm 左右（仍保留“2nm”为命名节点，不代表实际物理尺寸，系行业惯例）。公开资料显示英特尔 Intel 18A 的有效栅极长度在同一量级。
纳米片宽度（Wns）与厚度（Tns）：典型纳米片厚度控制在 5–7 nm，宽度可在 15–55 nm 间设计选择，以此分别优化低功耗（LP）和高性能（HP）应用。不同宽度晶体管可共存于同一芯片，实现更灵活的 PPA（功耗、性能、面积）折中。
纳米片层数：初期量产多采用 2–3 层纳米片堆叠，以获得有效的沟道宽度，同时平衡工艺复杂度和良率。未来节点（如 1.4nm）可能扩展至 4–5 层，以继续提升单位面积的驱动电流。

4.2 电性参数与性能收益

驱动电流（I_on）：台积电 N2 相较 N3 在相同泄漏电流下 NMOS/PMOS 驱动电流分别提升约 8%–12%（公开技术论文）。
关断漏电（I_off）：得益于全环绕栅极的静电控制，2nm GAAFET 在 0.7V–0.75V 工作电压下的漏电可比 3nm FinFET 降低 30%–50%（公开资料未见精确数值，基于台积电技术论坛 PPT 功效曲线估算）。
亚阈值摆幅（SS）：接近理想值的极限（60 mV/dec），实验室和在研阶段的 GAAFET 器件可实现约 65–70 mV/dec，表明开关特性极为陡峭。
工作电压（Vdd）：2nm 节点标准 Vdd 有望进一步降低至 0.70 V 左右，相比 3nm 的 0.75 V 左右再次降低，这对动态功耗的平方级贡献意义重大。

4.3 良率与缺陷密度

早期良率是 GAAFET 商业化的最大障碍。三星 3nm GAE 节点在 2022 年下半年率先量产，但根据多家半导体分析机构（如 TrendForce）在 2023–2024 年期间的评估，其早期良率改善缓慢，导致难以获得大量外部订单，客户仅限于加密货币挖矿等利基市场。台积电则明确对外表示 N2 研发阶段的 D0 缺陷密度（每平方厘米缺陷数）学习曲线快于同一阶段的 N3，预计大批量生产时可迅速达到与 N3 类似的成熟良率水平。英特尔的 Intel 18A 据其 2024–2025 年公布进展，良率里程碑达成时间与预期相符。不同厂商良率的具体数字属于高度商业机密，多数情况下仅以“良率健康”“已达标”等定性表述公开。

5. 技术路线

5.1 台积电：N2 → N2P → A14

N2（纳米片 GAA）：2025 年下半年风险量产，2026 年大规模量产。面向智能手机旗舰 SoC、HPC GPU/CPU。
N2P：N2 的性能增强版，预计 2026 年底推出，进一步优化功率和密度。
A14（1.4nm 节点）：将延续 GAA 架构，并可能进一步引入高数值孔径（High-NA）EUV 光刻，预计 2028 年左右量产。台积电表示在 A14 上将继续使用纳米片，同时评估 CFET（互补 FET）架构，但量产时间可能落在 2030 年前后。

5.2 三星：3nm GAE → SF3 → SF2

3nm GAE：2022 年 6 月宣布量产，为业界首个 GAA 商用节点。实际量产规模和客户覆盖面有限，主要用于内部及小众领域。
SF3：第二代 GAA，主要面向移动和 HPC，2024–2025 年间相继流片。外媒报道三星在争取高通、AMD 等客户定制化设计时，仍面临良率与功耗竞争力挑战。
SF2：第三代 GAA，计划 2025 年量产，2026 年进入大批量交付。目标直接对标台积电 N2，器件性能大幅优化，且有意将背面供电网络（BSPDN）集成到该节点上。

5.3 英特尔：Intel 20A → Intel 18A → Intel 14A

Intel 20A：RibbonFET（GAA） + PowerVia 背面供电，2024 年随 Arrow Lake 客户端处理器引入，但 Intel 后来将部分客户端产品外包给台积电，20A 作为内部验证节点的色彩较重。
Intel 18A：2025 年下半年进入量产，面向下一代服务器处理器（如 Clearwater Forest）及客户端处理器 Panther Lake。Intel 宣称该节点在性能功耗比上可与台积电 N2 竞争。
Intel 14A：计划于 2027–2028 年推出，将引入 High-NA EUV 并优化 RibbonFET 结构，继续强化代工服务（IFS）对外部客户的支持。

5.4 后续路线：CFET 与 3D 堆叠

GAAFET 并不是终点。台积电、三星和英特尔均已在公开技术论文中讨论了 CFET（互补场效应晶体管） 架构，即将 NMOS 和 PMOS 垂直堆叠，从而在更小的水平面积上承载更多逻辑功能。这有望在 2030 年前后成为 1nm 级及以下节点的核心架构。GAAFET 积累的纳米片制造、弃层选择性刻蚀、高深宽比填充等工艺经验，将直接转化为开发 CFET 的技术基础。

6. 上游

GAAFET 的制造复杂性使得上游设备和材料需求出现结构性升级，价值增量十分显著。

6.1 半导体设备

光刻设备
- ASML 仍为 EUV 光刻设备的唯一供应商。在 2nm 节点，台积电和三星主要使用 0.33 NA EUV，通过多重曝光实现需要的图形。
- 英特尔率先采购并投入 High-NA EUV（0.55 NA），用于 Intel 14A 及以后的开发。根据 ASML 2024–2025 年年报及公开投资者材料，High-NA 单台售价超过 3.8 亿欧元，GAA 和未来 CFET 节点的多重曝光需求将推动 EUV 设备需求量持续高位。
刻蚀设备
- 纳米片释放所用的选择性刻蚀是核心增量。应用材料、泛林集团、东京电子三分天下。Gartner 2025 年数据显示，三家企业合计约占全球刻蚀设备市场份额的 80% 以上。GAAFET 带来的高深宽比刻蚀和极高选择性要求，使得介质刻蚀和原子层刻蚀（ALE）需求大幅攀升。
薄膜沉积设备
- 高 k 介电层、金属功函数层的沉积几乎全部依赖 ALD 技术。
- ASM International 和 东京电子 是 ALD 设备的主要供应商，应用材料亦有完整解决方案。
- 此外，氮化硅、氧化硅等绝缘层的原子级沉积需求随层数增加而上升。
量测与检测设备
- 多层纳米片内部的三维形貌、缺陷、膜厚均匀性要求极其苛刻。
- 科磊（KLA） 在光学检测和电子束量测方面占据主导；应用材料的 Endura® 系列 也集成了在线量测能力；日立高新 的 CD-SEM 是关键尺寸量测的主力设备。
- GAA 节点量测设备在整线投资中的占比预计高于 FinFET 节点（公开资料未见具体数值）。

6.2 材料

晶圆与衬底材料：高纯度硅晶圆供应商仍以信越化学和 SUMCO 为主导。此外，用于应变工程的 SiGe 及 SOI 等特种衬底需求上升。
电子特种气体与化学品：选择性刻蚀用气体（如 HCl、ClF₃、新型氟碳基气体）和高 k 前驱体、金属前驱体的消耗量明显增加。供应商包括 Entegris、默克（Merck KGaA）、液化空气集团 等。
光刻材料：EUV 光刻胶与底层抗反射涂层（BARC）对分辨率、线边缘粗糙度要求大幅提升，推动 JSR、信越化学、东京应化等厂商升级产品。
CMP 抛光液与垫：纳米片形成和多层互连过程中的化学机械抛光步骤增多。Cabot Microelectronics、杜邦、富士美 等为主要供应商。

7. 下游

7.1 智能手机 SoC

2nm GAAFET 能效比的大幅优化，对受困于散热和续航的手机旗舰芯片极为珍贵。预计 2026–2027 年，苹果 A 系列和高通骁龙 8 系列旗舰平台将率先采用台积电 N2 或三星 SF2。手机 SoC 将借助 GAA 实现更高的单核频率、更智能的 AI 引擎和更低的日常功耗。

7.2 高性能计算与 AI 加速器

AI 大模型训练和推理芯片的核心诉求是最大化每瓦算力。GAAFET 的驱动电流提升与漏电降低直接转化为更强的张量计算能力和更低的数据中心功耗。英伟达下一代 GPU 架构、AMD 的服务器 CPU/APU、谷歌 TPU 和亚马逊 Trainium 等定制 ASIC 均有望在 2026–2028 年间导入 GAA 制程。英特尔基于 18A 的自家 AI 加速器及服务器处理器也在向这一方向演进。

7.3 数据中心 CPU 与网络芯片

云服务商对单核性能和能效有极高要求。ARM Neoverse 架构和 x86 架构的服务器 CPU 将全面切换到 2nm GAA 节点。台积电已表明 N2 针对 HPC 平台提供专门的标准单元库和高速 SerDes IP，为多核互联提供高带宽、低功耗解决方案。

7.4 汽车与自动驾驶

车规芯片对可靠性和长寿命要求极高，导入先进制程的速度相对较慢，但自动驾驶 L4/L5 芯片对算力和能效要求极高。预计 2028 年后，基于 GAA 的 2nm/1.4nm 工艺将开始进入下一代智驾域控制器，但需经历较长的车规认证周期。

8. 受益公司

（以下内容仅用于产业链梳理，不构成任何投资或买卖建议）

8.1 先进晶圆代工厂

台积电：技术领先地位稳固，N2 平台是客户生态最成熟的选择，获得苹果、英伟达、AMD 等核心客户首批订单。
三星电子：率先量产 GAA 但良率爬坡过程偏长。三星代工寄望于 SF2 节点追平甚至反超台积电，并通过集成背面供电等差异化赢得客户。
英特尔：以 RibbonFET + PowerVia 组合策略，在 Intel 18A 上持续投入，意图通过 IDM 2.0 战略争取外部代工客户。

8.2 半导体设备厂商

ASML：作为 EUV 和 High-NA EUV 的唯一供应商，逻辑制程越先进，其单机贡献值越大。
应用材料、泛林集团、东京电子：分别在薄膜沉积、刻蚀、清洗等领域具备综合能力，GAA 晶圆厂的大量扩充带来设备需求。
科磊：量测检测环节的复杂化和价值提升，使公司将持续受益。
ASM International：ALD 关键工艺的专家，在 GAA 高 k 金属栅极填充工序中地位突出。

8.3 材料与化学品厂商

信越化学、SUMCO：硅晶圆主力供应商，并涉足先进光刻胶。
Entegris、默克、液化空气：电子特气和高纯前驱体的重要来源。
JSR、东京应化：EUV 光刻胶的关键创新者和提供者。

8.4 EDA 与 IP 提供商

新思科技（Synopsys）、楷登电子（Cadence）：针对 GAA 器件模型和工艺设计套件（PDK）的开发至关重要，标准单元库、布局布线、寄生参数提取等工具均需要大幅升级。
Arm：作为最大的处理器 IP 供应商，其 Cortex 和 Neoverse 核心在 GAA 工艺上的物理设计实现直接影响行业生态发展。

9. 市场规模

9.1 代工收入

野村证券《Greater China Semi》报告指出，先进制程晶圆代工收入将从 2026 年起加速增长，GAAFET 相关制程（2nm 及以下）的营收贡献占比在未来五年内持续攀升。根据这一趋势，综合 Counterpoint Research 和 IC Insights（现归 TechInsights）等机构的公开预测摘要，全球 2nm 及以下制程的代工收入未来数年的年复合增长率可能达到 50% 以上，有望从 2026 年的数十亿美元级别增长至 2030 年的数百亿美元级别。由于各家机构口径和基期不同，此处仅引用增长方向，具体数值所需模型参数建议参阅原机构完整报告。

9.2 设备市场

行业组织 SEMI 在《全球半导体设备市场报告》中预测，2025–2027 年全球晶圆厂设备支出将维持高位，其中 300mm 晶圆逻辑/代工厂的设备投资将受 2nm GAA 技术拉动。特别是 高选择性刻蚀、ALD、EUV 以及 在线量测 的采购额占比将显著高于 FinFET 世代。以台积电 2025 年资本支出预算约 320 亿–360 亿美元（来源：台积电年度法说会）和三星半导体资本支出规划为参照，两家公司在 2025–2026 年度对 GAA 产能的投入合计超过 500 亿美元（部分建设期延续至 2027 年）。这部分投资的约 70%–80% 将转化为设备采购。

9.3 材料市场

TECHCET 等材料分析机构指出，先进逻辑制程（3nm 及以下）的晶圆材料、电子特气和前驱体市场在未来几年将保持两位数增长，GAAFET 对 ALD 前驱体、选择性刻蚀化学品的单位消耗量较 28nm/16nm 等节点可高出数倍。2026–2030 年，GAA 相关材料市场的年化增速有望超过半导体材料行业整体增长率 10 个百分点以上。

10. 玩家对比

10.1 量产进度与良率

厂商	首个 GAA 节点	量产时间	良率进展（公开信息）
台积电	N2	2025 H2 风险量产，2026 大规模量产	D0 学习曲线优于同期 N3，良率快速改善
三星	3nm GAE	2022 H2 首先量产	早期良率低迷，客户端出货有限；SF3/SF2 良率改善
英特尔	Intel 18A	2025 下半年量产	已达成关键良率里程碑，2026 年扩大量产

10.2 技术特色

台积电：偏好在 FinFET 到 GAA 的过渡中保持相对稳健的策略，重视良率与成熟的设计生态。N2 首次集成 GAA 即采用纳米片方案，暂未加入背面供电（背面供电可能在 N2P 或 A14 引入），以降低集成风险。
三星：风格激进，率先大胆量产 GAA，并即将在 SF2 引入背面供电网络（BSPDN），通过技术组合吸引客户。但其在良率和设计基础设施上的追赶压力较大。
英特尔：同时推出 RibbonFET 和 PowerVia 背面供电，意图通过“架构组合拳”实现性能飞跃。其代工模式（IFS）正积极拉拢外部客户，但需证明其制程服务能够达到独立代工厂的标准。

10.3 客户与生态

台积电：拥有最完整的开放创新平台（OIP）和 PDK，客户基础最广，苹果、英伟达、AMD、高通、博通等核心设计企业均深度绑定。
三星：客户相对集中于高通（部分产品线）、谷歌 Tensor、自家 Exynos 以及少量加密货币或小众 AI 芯片客户，正在努力拓展 AMD、高通等公司更重要的产品线。
英特尔：除自家 CPU/GPU 外，已宣布与联发科等厂商达成代工意向，但在 GAA 节点的外部客户数量仍远不及前两家。

11. 风险

11.1 良率与生产爬坡风险

GAAFET 纳米片释放和全环绕金属栅极填充的工艺窗口极窄，任何参数的偏离都可能导致整片晶圆报废。历史上 FinFET 早期量产同样经历过良率低谷。如果台积电 N2、三星 SF2 或 Intel 18A 在试产或量产初期出现良率明显不及预期的情况，将拖累客户导入时程和大规模出货能力，进而影响整个生态的竞争格局。

11.2 成本攀升与客户接受度

2nm 晶圆每片报价或较 3nm 大幅上涨（公开资料未见具体定价，但业界预期单晶圆价格可能接近 3 万美元甚至更高）。这使得只有最高端、最能获取溢价的产品线能够负担。若下游消费电子、数据中心等终端市场需求不振，设计厂商可能推迟芯片流片或削减投片量，影响 GAA 产能利用率和投资回报。

11.3 技术替代与路径竞争

背面供电（BSPDN） 与 GAA 可分别独立开发，但谁来主导组合收益存在争论。如果某一厂商率先完美整合背面供电与 GAA，可能迅速拉开与对手的差距。
Chiplet 和先进封装 的兴起，让部分设计公司选择将多颗成熟工艺芯片进行异构集成，从而降低对最尖端的单一 2nm 制程的依赖，这可能削弱 GAA 工艺节点的短期导入规模。
CFET 提前成熟 的可能性虽然较低，一旦关键技术提前突破，GAA 的生命周期可能被压缩，给巨额资本投入带来回收风险。

11.4 地缘政治与出口管制

半导体设备、材料及 EDA 工具的多边出口管制政策变化，可能会限制部分厂商获得先进设备和技术。台积电高雄、新竹、美国亚利桑那的 GAA 产能布局，以及三星/英特尔在美国和韩国的建厂计划，均会受到地缘政治博弈的影响，产能扩张进度和客户分配存在不确定性。

12. 误读纠偏

“GAAFET 就是纳米线”
主流 GAAFET 实际采用的是 纳米片（Nanosheet），而纳米线（Nanowire）是更窄的圆柱形结构。纳米片可以提供更大的有效沟道宽度和更强的驱动电流，是目前三家主流代工厂 2nm 节点的一致选择。纳米线方案多用于学术研究或特定低功耗物联网场景。
“2nm 就是物理尺寸 2nm”
自 28nm 以后，制程命名已不再严格代表任何实际的物理尺寸，更多是一个品牌代号。2nm 节点的实际栅极长度、金属节距等均在 12nm 以上区间。晶体管性能进步更多来源于材料、结构和设计的整体优化，而非单纯的尺寸微缩。
“三星率先量产就是技术最强”
三星 3nm GAE 率先量产具有市场和象征意义，但最终产业竞争力取决于 良率、性能、功耗、设计生态 以及 足够的客户落地。三星早期 GAA 的量产数量和客户质量相对有限，因此率先量产并不等同于市场主导。当前市场主流评价体系往往把台积电 N2 的整体成熟度置于更高等级。
“GAAFET 能一劳永逸解决漏电问题”
GAAFET 显著降低了关断状态下的源漏泄漏，但随着工作电压降低、阈值电压也随之变小，亚阈值漏电和栅极隧穿漏电并未完全消失。芯片总功耗仍然需要靠微架构、动态电压频率调节和先进封装散热统筹管理。
“背面供电是 GAAFET 的标配”
背面供电网络（BSPDN）和 GAA 是可以独立演进的技术模块。台积电 N2 节点就没有加入背面供电，而是计划在 N2P 或更后节点引入。英特尔 18A 则选择同时引入，不同厂商的技术组合策略不同，不可混为一谈。

13. 最新事件

截至 2026 年 6 月，与 GAAFET 生态直接相关的重要公开动态包括（按时间倒序）：

2026 年 5 月：台积电在 2026 年技术研讨会上披露，N2 制程针对 HPC 和移动两大平台的 PDK 已迭代至 v1.2，设计流片种类较去年同期增加 50% 以上。公司重申 N2 良率学习曲线优于同时期 N3。
2026 年 4 月：三星宣布其 SF2 制程的测试芯片已完成验证，SRAM 良率达到内部量产目标。三星表示将于 2026 年第三季度开始向移动客户交付首批 SF2 工程样品。
2026 年 3 月：英特尔在 Intel Vision 大会上展示了一颗基于 Intel 18A 制程的下一代 Xeon 处理器样品，运行频率较前代提升显著。此前 Clearwater Forest 处理器已确认采用 18A 及先进的混合键合封装。
2026 年 2 月：据多家媒体报道，苹果已包下台积电 N2 首批产能的较大比例，用于计划 2026 年秋季发布的 A20 与 M5 芯片（公开资料未见二者是否均用 N2，部分推测认为 M5 可能继续使用 N3P）。
2025 年 12 月：ASML 宣布向一家逻辑代工客户交付第二台 High-NA EUV 系统（外界普遍认为交付对象为英特尔），用以后续 1.4nm 级 GAA 及 CFET 开发。
2025 年 10 月：泛林集团发布第四代选择性刻蚀平台，宣称专为 2nm 及以下节点的纳米片释放工艺优化，选择刻蚀比和均匀性指标大幅提升。

（以上事件部分信息来源于公开财报、技术会议、第三方媒体报道等，仅作例示性整理。）

14. 跟踪指标

若希望持续跟踪 GAAFET 产业的发展与渗透，建议关注以下关键指标。

制程节点量产里程碑
台积电、三星