GDSII

1. 3 秒看懂

一句话：GDSII 是半导体产业从“逻辑设计”到“物理制造”的唯一法定交割格式，一份二进制文件用几何图形定义了芯片上数百亿晶体管的最终位置、形状与层次，是整个集成电路制造流程中不可替代的物理实现契约。

2. 3 分钟产业解释

假如要在指尖大小的面积上建造一座拥有 500 亿个独立房间的立体城市，每个房间都必须精确到原子尺度，那么你会需要一张终极施工蓝图——不仅画出墙壁与走廊，还要标明每一根金属“水管”、每一扇“门”的坐标、材质与连接顺序。在芯片世界里，GDSII 就是这样一张蓝图。

芯片设计过程分为前端逻辑设计（RTL、综合等）与后端物理设计（布局布线、版图生成）。前端设计关心“电路做什么运算”，后端则将运算单元、寄存器、连线转化为多边形——这些多边形最终必须传递给晶圆厂（Foundry），由工厂通过光刻、刻蚀等步骤将其转印到硅片上。GDSII 就是传输这些多边形的标准化文件格式。

• 它是什么：GDSII（Graphic Data System II）是一种工业级二进制矢量图形数据库，以层次结构描述芯片每一层物理结构（N阱、有源区、多晶硅栅极、金属互连线、通孔等）的二维几何形状。它只回答“多边形在哪里、长什么样、属于哪一层”，不包含功能、时序、电压等电学信息。
• 为何关键：它是 Fabless 设计公司与 Foundry 之间唯一的标准物理交接媒介。没有 GDSII，代工厂无法进行掩模数据准备（MDP）、光学邻近效应修正（OPC）以及光刻掩模版制造。从数字仿真到硅片实体的质变，就发生在这份文件被“tap-out”（流片）提交的时刻。
• 核心价值：绝对标准性、完整性与不可篡改性。在全球半导体分工中，GDSII 扮演着“银弹”角色，强制所有 EDA 工具链的输出收敛到同一个可与制造端对接的单一来源，是世界范围内半导体产业协作的基石。

3. 技术原理

GDSII 格式由 Calma 公司在 1970 年代发明，至今历经数次修订，其核心设计哲学是层次化（Hierarchy）与无压缩精确性。芯片上数十亿乃至上千亿的晶体管并非逐个手绘，而是通过大量重复调用标准单元、宏模块构成。GDSII 利用 SRef（Structure Reference）和 ARef（Array Reference）指令，让一个单元图形可以被实例化成千上万次而无需复制存储，从而在二进制文件中实现极高的空间效率。

• 核心数据结构
  • 库（Library）：顶层容器，对应一个完整项目。文件以 HEADER 流记录开始，设置物理单位（通常为 1 纳米或 0.1 纳米）、数据库单位等全局参数。
  • 结构（Structure）：可理解为“模块”或“单元”。顶层结构代表整个芯片，其内部包含元件并引用子结构，形成树形拓扑。
  • 元素（Element）：结构内部的图形原语，主要包括：
    • 边界（BOUNDARY）：指定一个闭合多边形，是描述晶体管有源区、栅极、金属板等任意形状的基本手段。
    • 路径（PATH）：定义具有固定宽度的连线，常用于电源网格、信号布线。路径仅需中心线坐标与线宽，大幅减少数据量。
    • 文本（TEXT）：用于标注，不参与生产。
    • SRef（Structure Reference）：引用另一个结构并赋予平移、旋转、缩放（极少用）。这是层次化的关键。
    • ARef（Array Reference）：将同一结构按二维矩阵方式放置，如存储器的位单元阵列。
  • 层（Layer）：每个图形元素都归属于一个数字层号（0-255）。这些编号在代工厂的设计规则手册中被映射到实际的物理掩模层（如 Active 层、Poly 层、Metal1 层等）。
  • 数据类型（Datatype）：层的子属性，用于进一步细分，如标注同一掩模层上的不同用途。

# GDSII 文件逻辑结构示意 (文本伪代码)
HEADER 2     # 库版本
BGNLIB       # 库开始
LIBNAME "TOP_CHIP"
UNITS 0.001 0.000001  # 用户单位/纳米，数据库单位/微米
BGNSTR       # 结构开始
STRNAME "CHIP_TOP"
  BOUNDARY   # 边界元素
    LAYER 0  DATATYPE 0
    XY [ (0,0) (100,0) (100,200) (0,200) ]
  PATH       # 路径元素
    LAYER 10 DATATYPE 0
    WIDTH 0.1
    XY [ (20,10) (80,10) ]
  SREF       # 结构引用
    SNAME "NAND2_X1"
    XY [ (50,50) ]
  AREF       # 阵列引用
    SNAME "SRAM_BITCELL"
    COLROW 256 128
    XY [ (100,100) (100.2,100) (100,100.2) ]  # 三个点定义阵列向量
ENDSTR
BGNSTR
STRNAME "NAND2_X1"
  # ... 内部晶体管级多边形
ENDSTR
ENDLIB

• 物理单位体系 原版 GDSII 支持英制（mil）与公制（micron）。现代纳米级工艺统一使用数据库单位（DBU），典型值为 1 nm 或 0.1 nm。例如，TSMC N5 工艺的 DBU 为 0.1 nm，所有坐标均为整数，保证了几何运算的确定性。

• 非压缩性
  为保证读取和验证的绝对无歧义，原生 GDSII 数据不进行任何压缩。坐标值以带符号整数的多次重复方式记录，这使得一个高端 GPU 的完整 GDSII 文件体积可能高达数 TB，但业内通常通过层级化引用和流式传输（stream-in/stream-out）来管理。

4. 工艺关联与数据扩展

GDSII 只是一个“几何骨架”，为了让它能够驱动先进光刻和制造，必须在其上附加工艺层信息：

• Mask Numbering 映射
  代工厂提供 Layer Map 文件，将 GDSII 中的 {Layer, Datatype} 映射为制造掩模编号。例如 Layer 1 (Poly) 对应掩模版 12。该映射因工艺平台（如 TSMC N7 与 N3）而异，是代工厂的核心 IP 之一。

• OPC 与数据膨胀
  光学邻近效应修正（OPC）是基于 GDSII 图形进行的计算，通过变形边缘、添加辅助图形来补偿光刻衍射。OPC 后的结果会产生巨大的数据膨胀——原始 GDSII 文件可能仅数十 GB，但 OPC 处理后的 Mask Writer 格式（如 MEBES、VSB12）体积可能膨胀 10~50 倍。据 SEMI 2023 年白皮书，一枚 5 nm 级逻辑芯片的掩模数据总量可超过 4 PB，而其中 GDSII 原始数据仅占不到 10%。

• 与 OASIS 格式的比较
  OASIS（Open Artwork System Interchange Standard）是 SEMI 标准 P39 定义的后继格式，支持压缩、浮点坐标、更大的层号范围和可变精度。OASIS 在先进节点（≤7 nm）逐渐替代 GDSII，但 GDSII 仍因其工具链全面支持和“古老信任”占据流片输出的主要份额。根据 EDA 产业观测数据（2022 年），超过 80% 的 28 nm 及以上制程流片仍仅提交 GDSII，7 nm 以下约 40% 的流片同时提供 GDSII 与 OASIS 双格式。

5. 在芯片设计流程中的角色

GDSII 的产生与交付横跨多个关键步骤：

1. 逻辑综合 → 门级网表（不含物理信息）
2. 布局规划（Floorplan）与布局（Placement） → 确定模块位置和标准单元分布
3. 时钟树综合（CTS）与布线（Routing） → 物理连线生成
4. 版图验证（DRC/LVS） → 检查设计规则与电路一致性
5. 寄生参数提取（RC Extraction） → 为时序分析提供基础
6. 流片输出（Tape-out） → 生成最终的 GDSII/OASIS 文件并进行流片规则检查

在这一流程中，GDSII 扮演“唯一物理真相来源”的角色。DRC（设计规则检查）完全基于 GDSII 的多边形进行操作；LVS（版图对照电路图）则从 GDSII 图形反向提取晶体管和连接关系。任何对这些图形的修改必须在 GDSII 层面体现。

近年来，业界引入“设计即掩模”（Design-to-Mask）协同优化，要求在 GDSII 生成时就考虑 OPC 友好性，并嵌入填充单元（Filler Cell）、哑元金属（Dummy Metal）等。这使得版图工程师不仅要满足物理验证，还要理解下游的数据处理需求。

6. 制造端的处理

晶圆厂收到 GDSII 后，进入数据处理流水线：

• MDP（Mask Data Preparation）
  包括布尔运算（生成 N 阱与 P 阱的反转区域）、设计规则合规性二次检查、图形分割（将大型多边形切碎为适合掩模写入器的基本单元）以及数据分层重映射。MDP 通常使用 Mentor Graphics（现西门子 EDA）的 Calibre MDP 或 Synopsys 的 CATS 工具完成。

• 掩模写入格式
  MDP 最终输出为矢量光刻机格式（如 VSB11/12 或 MEBES），这些格式面向可变形状电子束（VSB）写入器。单枚先进掩模版（如 EUV 掩模）的写入时间可能长达 2448 小时，其中数据分片与传输就占据相当比例。根据 ASML 与 JEOL 公开技术资料，一枚 3 nm 节点关键掩模的数据量可达到 500 GB1 TB，写入像素栅格密度高达每平方毫米数亿个梯形。

• 检查与仿真
  芯片制造前还需进行掩模规则检查（MRC）和光刻仿真（如 ASML Tachyon、Synopsys Proteus），以确保 OPC 后的图形能在硅片上正确成像。这一切都以 GDSII 为起点。

7. 市场与产业规模

GDSII 本身不直接形成市场，但其作为 EDA 工具输出和掩模数据准备的“载体”，间接反映了半导体设计与制造的连接密度。相关上下游市场规模如下：

• EDA 市场：据 SEMI 电子设计市场数据（ESD Alliance），2023 年全球 EDA 与 IP 总收入约 170 亿美元，其中物理设计与验证类工具（直接生成/检查 GDSII）占约 35%，约 60 亿美元。
• 掩模市场：据 SEMI 掩模版市场报告，2023 年全球半导体光掩模市场规模约为 58 亿美元，先进掩模（≤28 nm）占比超 60%。每个光掩模的数据处理费用约占总掩模成本的 58%，即 GDSII→Mask 数据服务市场规模约 35 亿美元。
• 流片（Tape-out）数量：根据 IC Insights 与公开代工厂数据，2023 年全球逻辑与 SoC 领域流片项目数超过 4500 个（含 MPW 多项目晶圆），其中 28 nm 及以上节点占比约 60%，7 nm 及以下占比约 12%。每次物理流片都依赖一份或多份 GDSII 文件。

需要注意的是，以上数字并非 GDSII 的单独产值，而是由其支撑的“物理交付”环节的经济价值。

8. 竞争与替代格式格局

GDSII 虽自 1970 年代沿用至今，但面临来自 OASIS 和新兴格式的竞争：

• OASIS（.oas）
  由 SEMI 标准委员会推动，2003 年发布 P39 标准。优势在于：

  • 内置数据压缩（可缩小文件体积 10~20 倍）
  • 支持超过 255 的层号（可达 65535）
  • 浮点坐标与可变精度
  • 显式 modality（模态）描述以减少重复属性 尽管技术优势明显，但 GDSII 生态惯性巨大。许多 Foundry 的早期设计规则、内部工具均基于 GDSII 假设。2022 年一项对 15 家主要代工厂的调查（Design & Reuse）显示，100% 仍接受 GDSII，仅 60% 接受 OASIS 作为同等有效格式。目前趋势是在 5 nm 以下节点强制要求 OASIS，GDSII 则作为后备。

• 其他衍生格式
  如 GDS-TXT（ASCII 形式）、LEF/DEF（用于抽象视图，非掩模图形）、OpenAccess（集成电路设计数据库），均不能直接替代 GDSII 的流片功能。LEF/DEF 是物理设计中间格式，最终仍需转化为 GDSII 发送制造。

• 未来格式方向
  随着多芯片集成（如 Chiplet、3D-IC）发展，业界在探索“Assembly GDSII”——一种能描述多个小芯片拼接、TSV（硅通孔）以及堆叠对齐的结构化格式。UCIe 联盟（2022 年成立）正在定义类似概念，但仍处于早期。

9. 关键工具与厂商

GDSII 的数据处理涉及 EDA 工具链的多个环节，主要厂商与代表产品如下：

• 版图编辑与生成
  • Cadence Virtuoso：定制模拟/混合信号设计，直接输出 GDSII。
  • Synopsys IC Compiler II / Fusion Compiler：数字布局布线，最终流片 GDSII 输出。
  • Siemens EDA（原 Mentor）Calibre DESIGNrev：物理设计查验与修改。
• 物理验证（DRC/LVS）
  • Siemens Calibre nmDRC/nmLVS：市场垄断级，全球代工厂标准签核规则（deck）90% 以上基于 Calibre 语言编写。
  • Synopsys IC Validator：尤其在 FinFET 先进节点有所增长。
  • Cadence PVS：与 Virtuoso 平台集成。
• MDP 与掩模数据转换
  • Siemens Calibre MDP/MPC：布尔运算、数据分片、MDP 流程。
  • Synopsys CATS：先进掩模加工与写入器接口。
  • 日本 Nippon Control System 的 LAVIS 系列在电子束写入数据转换中占有一席之地。
• 数据查看与分析
  除了商业软件外，开源社区也有 GDSII 解析库，如 KLayout（开源但有限制），被广泛用于学术界和小型设计公司。Python 库 gdspy 和 gdstk 允许脚本化生成 GDSII 结构，在光子学、MEMS 及研究领域十分活跃。

据 ESD Alliance 2023 年数据，Siemens EDA 在物理验证市占率达约 70%，Synopsys 在全局设计流程（含 GDSII 生成）市占率也领先。

10. 数据安全与知识产权保护

GDSII 文件是芯片设计公司最核心的知识产权之一，其中包含了全部晶体管级物理实现秘密。一旦泄露，竞争对手可逆向提取网表进而理解架构。因此，GDSII 在整个流片链条中受到极高安全管控：

• 加密与分段
  Foundry 通常要求通过安全专线或加密物理介质接收 GDSII。近年来，基于硬件的安全飞地（如 Intel SGX、ARM TrustZone）被应用于数据处理，以防止 MPW 中不同客户数据交叉泄露。

• 水印与指纹技术
  学术界发展了 GDSII 层级水印算法，通过细微修改非关键多边形坐标嵌入设计者身份，可在发生非法掩模制造时进行追诉。例如，IEEE TIFS 期刊 2021 年的一项研究实现了抗 OPC 变换的鲁棒水印。

• 数据缩减交付
  一些代工厂允许无晶圆厂只交付经处理的“mask-ready”数据，而非原始 GDSII，以降低 IP 暴露风险。但这会牺牲部分灵活性和调试能力。

• 法规与出口管制
  在先进制程（如 ≤14 nm 逻辑）下，GDSII 文件受到美国出口管制条例（EAR）和瓦森纳协定管控。向特定实体传输此类技术文件需获得出口许可。这也促使部分国家发展自主流片通道。

11. 成本与经济性

流片过程中与 GDSII 相关的成本分为直接成本和间接成本：

• 直接成本——掩模制造
  先进节点的光掩模组价格惊人。根据 IBS（International Business Strategies）数据，3 nm 工艺的全套掩模成本（包含 80100 层掩模版）在 2023 年约为 1500 万2000 万美元，其中 MDP 和数据处理费用占总掩模成本的 1015%，即每套掩模约 150 万300 万美元用于将 GDSII“翻译”成写入格式并优化。如果设计需要改版（ECO），则额外生成的新掩模版费用直接与此相关。

• 间接成本——设计周期延长
  GDSII 数据质量问题导致 DRC 迭代、掩模退返重做，会显著拖累流片周期，增加机会成本。据报道，一次 7 nm 芯片的重新流片（只改动几层金属）会造成数周到数月的延迟，损失可达数千万美元。

• 客户分摊与 MPW
  在 MPW 服务中，同一套掩模被多个设计共用，每个设计提供自己的 GDSII 区块。MPW 服务商（如 TSMC CyberShuttle、中芯国际）对每份 GDSII 收取数据合并与检查费用，通常每平方毫米 GDSII 区块收费数千到数万美元不等。

• 数据存储与传输成本
  一个高端 AI 训练芯片的原始 GDSII 可达数 TB，云上传输与存储亦是一笔开支。部分 EDA 公司推出云流片解决方案，使用增量 GDSII 传输和远端 MDP 处理，据估算可节省 20% 数据相关成本。

12. 质量与签核标准

任何 GDSII 在提交代工厂前必须通过一系列签核检查（Sign-off），确保制造成本和良率：

• DRC 签核
  设计规则由 Foundry 提供，涵盖最小线宽、间距、包围等数千条规则，针对 GDSII 各层多边形进行严格检查。以 TSMC N5 为例，设计规则手册超过 6000 条。
• LVS 签核
  从 GDSII 提取晶体管级 SPICE 网表并与原始原理图比对，确保连线完全一致。
• ERC（电气规则检查）
  检查浮空节点、天线效应等，防止制造过程中器件损坏。
• DFM（可制造性设计）检查
  包括 CMP 密度均匀性、关键面积分析、光刻友好度评分等。这些检查严重依赖于 GDSII 的图形几何。
• 电压依赖规则（P2P 验证）
  在先进节点，一些设计规则基于电压降（IR Drop）结果对图形间距施加额外约束，这是在 GDSII 帧内实施。

只有通过全部签核的 GDSII 才能进入 MDP 流程。Foundry 还会再次在内部运行快速 DRC 作为入场门槛，若发现问题则直接退回设计公司。

13. 行业标准与维护组织

GDSII 虽源自商业格式，但实际已成为行业事实标准。目前存在多个组织参与维护和推动相关标准：

• SEMI
  负责 OASIS（P39）和 GDS 相关建议。SEMI 标准委员会下设数据路径任务组，正在讨论 GDSII 的“废止过渡路线”，但由于缺乏强制力，短期难以统一。
• EDA 厂商联盟
  Si2（Silicon Integration Initiative）管理的 OpenAccess 数据库，定义物理设计的交换标准，但不会取代 GDSII 的掩模输出地位。
• 代工厂内部规范
  实际上，每家代工厂都会发布《Tape-out 指导文件》，具体规定 GDSII 的内部结构、层号使用、网格对齐等限制。这些半公开文件比任何国际标准更具约束力。
• 开源社区标准化努力
  GitHub 上流行的 gdslib 等仓库试图为常见标准单元、测试结构建立开放 GDSII 库，但规模有限，仅用于教育和研究。

14. 未来趋势与挑战

半导体技术发展给 GDSII 带来深刻挑战和新的应用前景：

• 曲线图形支持
  传统 GDSII 只能描述直线多边形和有限弧线，但先进光刻和新型掩模写入器支持复杂曲线（如多束掩模写入器），GDSII 的向量描述能力已到极限。OASIS 支持原生曲线（贝塞尔曲线）是巨大优势。据 2023 年 SPIE 会议报告，IMEC 已演示了使用曲线掩模的 2 nm 节点 SRAM，其 GDSII 间接描述极不高效。
• 3D 堆叠集成
  小芯片（Chiplet）和 3D-IC 设计要求 GDSII 不仅描述 2D 布局，还要体现 TSV 位置、混合键合标记、芯片对齐结构。目前普遍做法是分层提供多个 GDSII 并结合额外交换文件（如 3D-LEF），这无疑增加了出错风险。UCIe 和 3Dblox 标准正在尝试统一描述，但尚未渗透到物理格式层。
• AI 驱动的版图生成与检查
  强化学习、生成式 AI 开始用于生成标准单元或局部版图，输出直接为 GDSII 多边形。例如谷歌 2021 年的《Nature》论文展示了用 AI 进行宏单元布局，最终输出 GDSII 块。这要求 GDSII 生成库具有极高的鲁棒性和合规性。
• 量子与光子芯片
  量子处理器和硅光子芯片的加工仍大量依赖 CMOS 工艺线，其版图同样输出为 GDSII。但曲线波导、光子晶体等结构需要极高精度的多边形逼近，文件体积急剧膨胀，正推动 OASIS 在新领域的快速采用。
• 数字孪生与虚拟制造
  未来，GDSII 数据可能直接耦合工艺仿真模型，形成“设计数字孪生”，实时预测良率和性能。这将进一步强化 GDSII 作为物理源头数据的中心位置。

15. 总结与展望

GDSII 跨越了半个世纪，从 1970 年代的小型集成电路到今天的 3 nm 百亿晶体管芯片，它始终是唯一能将设计意图转化为硅上现实的桥梁。其持久生命力来源于三个特征：极简的层次化结构、无压缩的确定性以及整个产业生态的无条件信任。尽管 OASIS 等技术更优的替代格式已催生多年，GDSII 仍像半导体世界的通用语，直到摩尔定律的尽头依然不会被轻易取代。

展望未来，随着异构集成、3D 芯片和 AI 驱动的设计方法兴起，物理描述需求将超越 GDSII 的原始设计边界。然而，行业替换一座运行了 50 年的“数字桥梁”需要数十年的兼容演进，并非简单的标准更迭。可以预见，在 2030 年代，GDSII 仍将与 OASIS 并行存在，并在特定领域（如 MEMS、光子、先进封装）衍生出扩展子集。对工程师而言，深入理解 GDSII 的原理与局限，是迈向下一代物理设计自动化的基石。