GDSII

1. 3 秒看懂

一句話：GDSII 是半導體產業從“邏輯設計”到“物理製造”的唯一法定交割格式，一份二進位制檔案用幾何圖形定義了晶片上數百億電晶體的最終位置、形狀與層次，是整個積體電路製造流程中不可替代的物理實現契約。

2. 3 分鐘產業解釋

假如要在指尖大小的面積上建造一座擁有 500 億個獨立房間的立體城市，每個房間都必須精確到原子尺度，那麼你會需要一張終極施工藍圖——不僅畫出牆壁與走廊，還要標明每一根金屬“水管”、每一扇“門”的座標、材質與連線順序。在晶片世界裡，GDSII 就是這樣一張藍圖。

晶片設計過程分為前端邏輯設計（RTL、綜合等）與後端物理設計（版面配置佈線、版圖生成）。前端設計關心“電路做什麼運算”，後端則將運算單元、暫存器、連線轉化為多邊形——這些多邊形最終必須傳遞給晶圓廠（Foundry），由工廠通過光刻、刻蝕等步驟將其轉印到矽片上。GDSII 就是傳輸這些多邊形的標準化檔案格式。

• 它是什麼：GDSII（Graphic Data System II）是一種工業級二進位制向量圖形資料庫，以層次結構描述晶片每一層物理結構（N阱、有源區、多晶矽柵極、金屬互連線、通孔等）的二維幾何形狀。它只回答“多邊形在哪裡、長什麼樣、屬於哪一層”，不包含功能、時序、電壓等電學資訊。
• 為何關鍵：它是 Fabless 設計公司與 Foundry 之間唯一的標準物理交接媒介。沒有 GDSII，代工廠無法進行掩模資料準備（MDP）、光學鄰近效應修正（OPC）以及光刻掩模版製造。從數字模擬到矽片實體的質變，就發生在這份檔案被“tap-out”（流片）提交的時刻。
• 核心價值：絕對標準性、完整性與不可篡改性。在全球半導體分工中，GDSII 扮演著“銀彈”角色，強制所有 EDA 工具鏈的輸出收斂到同一個可與製造端對接的單一來源，是世界範圍內半導體產業協作的基石。

3. 技術原理

GDSII 格式由 Calma 公司在 1970 年代發明，至今歷經數次修訂，其核心設計哲學是層次化（Hierarchy）與無壓縮精確性。晶片上數十億乃至上千億的電晶體並非逐個手繪，而是通過大量重複呼叫標準單元、宏模組構成。GDSII 利用 SRef（Structure Reference）和 ARef（Array Reference）指令，讓一個單元圖形可以被例項化成千上萬次而無需複製儲存，從而在二進位制檔案中實現極高的空間效率。

• 核心資料結構
  • 庫（Library）：頂層容器，對應一個完整專案。檔案以 HEADER 流記錄開始，設定物理單位（通常為 1 奈米或 0.1 奈米）、資料庫單位等全域性引數。
  • 結構（Structure）：可理解為“模組”或“單元”。頂層結構代表整個晶片，其內部包含元件並引用子結構，形成樹形拓撲。
  • 元素（Element）：結構內部的圖形原語，主要包括：
    • 邊界（BOUNDARY）：指定一個閉合多邊形，是描述電晶體有源區、柵極、金屬板等任意形狀的基本手段。
    • 路徑（PATH）：定義具有固定寬度的連線，常用於電源網格、訊號佈線。路徑僅需中心線座標與線寬，大幅減少資料量。
    • 文本（TEXT）：用於標註，不參與生產。
    • SRef（Structure Reference）：引用另一個結構並賦予平移、旋轉、縮放（極少用）。這是層次化的關鍵。
    • ARef（Array Reference）：將同一結構按二維矩陣方式放置，如儲存器的位單元陣列。
  • 層（Layer）：每個圖形元素都歸屬於一個數字層號（0-255）。這些編號在代工廠的設計規則手冊中被對映到實際的物理掩模層（如 Active 層、Poly 層、Metal1 層等）。
  • 資料型別（Datatype）：層的子屬性，用於進一步細分，如標註同一掩模層上的不同用途。

# GDSII 檔案邏輯結構示意 (文本虛擬碼)
HEADER 2     # 庫版本
BGNLIB       # 庫開始
LIBNAME "TOP_CHIP"
UNITS 0.001 0.000001  # 使用者單位/奈米，資料庫單位/微米
BGNSTR       # 結構開始
STRNAME "CHIP_TOP"
  BOUNDARY   # 邊界元素
    LAYER 0  DATATYPE 0
    XY [ (0,0) (100,0) (100,200) (0,200) ]
  PATH       # 路徑元素
    LAYER 10 DATATYPE 0
    WIDTH 0.1
    XY [ (20,10) (80,10) ]
  SREF       # 結構引用
    SNAME "NAND2_X1"
    XY [ (50,50) ]
  AREF       # 陣列引用
    SNAME "SRAM_BITCELL"
    COLROW 256 128
    XY [ (100,100) (100.2,100) (100,100.2) ]  # 三個點定義陣列向量
ENDSTR
BGNSTR
STRNAME "NAND2_X1"
  # ... 內部電晶體級多邊形
ENDSTR
ENDLIB

• 物理單位體系 原版 GDSII 支援英制（mil）與公制（micron）。現代奈米級工藝統一使用資料庫單位（DBU），典型值為 1 nm 或 0.1 nm。例如，TSMC N5 工藝的 DBU 為 0.1 nm，所有座標均為整數，保證了幾何運算的確定性。

• 非壓縮性
  為保證讀取和驗證的絕對無歧義，原生 GDSII 資料不進行任何壓縮。座標值以帶符號整數的多次重複方式記錄，這使得一個高階 GPU 的完整 GDSII 檔案體積可能高達數 TB，但業內通常通過層級化引用和流式傳輸（stream-in/stream-out）來管理。

---

4. 工藝關聯與資料擴充套件

GDSII 只是一個“幾何骨架”，為了讓它能夠驅動先進光刻和製造，必須在其上附加工藝層資訊：

• Mask Numbering 對映
  代工廠提供 Layer Map 檔案，將 GDSII 中的 {Layer, Datatype} 對映為製造掩模編號。例如 Layer 1 (Poly) 對應掩模版 12。該對映因工藝平台（如 TSMC N7 與 N3）而異，是代工廠的核心 IP 之一。

• OPC 與資料膨脹
  光學鄰近效應修正（OPC）是基於 GDSII 圖形進行的計算，通過變形邊緣、新增輔助圖形來補償光刻衍射。OPC 後的結果會產生巨大的資料膨脹——原始 GDSII 檔案可能僅數十 GB，但 OPC 處理後的 Mask Writer 格式（如 MEBES、VSB12）體積可能膨脹 10~50 倍。據 SEMI 2023 年白皮書，一枚 5 nm 級邏輯晶片的掩模資料總量可超過 4 PB，而其中 GDSII 原始資料僅佔不到 10%。

• 與 OASIS 格式的比較
  OASIS（Open Artwork System Interchange Standard）是 SEMI 標準 P39 定義的後繼格式，支援壓縮、浮點座標、更大的層號範圍和可變精度。OASIS 在先進節點（≤7 nm）逐漸替代 GDSII，但 GDSII 仍因其工具鏈全面支援和“古老信任”佔據流片輸出的主要份額。根據 EDA 產業觀測資料（2022 年），超過 80% 的 28 nm 及以上製程流片仍僅提交 GDSII，7 nm 以下約 40% 的流片同時提供 GDSII 與 OASIS 雙格式。

---

5. 在晶片設計流程中的角色

GDSII 的產生與交付橫跨多個關鍵步驟：

1. 邏輯綜合 → 門級網表（不含物理資訊）
2. 版面配置規劃（Floorplan）與版面配置（Placement） → 確定模組位置和標準單元分佈
3. 時鐘樹綜合（CTS）與佈線（Routing） → 物理連線生成
4. 版圖驗證（DRC/LVS） → 檢查設計規則與電路一致性
5. 寄生引數提取（RC Extraction） → 為時序分析提供基礎
6. 流片輸出（Tape-out） → 生成最終的 GDSII/OASIS 檔案並進行流片規則檢查

在這一流程中，GDSII 扮演“唯一物理真相來源”的角色。DRC（設計規則檢查）完全基於 GDSII 的多邊形進行操作；LVS（版圖對照電路圖）則從 GDSII 圖形反向提取電晶體和連線關係。任何對這些圖形的修改必須在 GDSII 層面體現。

近年來，業界引入“設計即掩模”（Design-to-Mask）協同最佳化，要求在 GDSII 生成時就考慮 OPC 友好性，並嵌入填充單元（Filler Cell）、啞元金屬（Dummy Metal）等。這使得版圖工程師不僅要滿足物理驗證，還要理解下游的資料處理需求。

---

6. 製造端的處理

晶圓廠收到 GDSII 後，進入資料處理流水線：

• MDP（Mask Data Preparation）
  包括布林運算（生成 N 阱與 P 阱的反轉區域）、設計規則合規性二次檢查、圖形分割（將大型多邊形切碎為適合掩模寫入器的基本單元）以及資料分層重對映。MDP 通常使用 Mentor Graphics（現西門子 EDA）的 Calibre MDP 或 Synopsys 的 CATS 工具完成。

• 掩模寫入格式
  MDP 最終輸出為向量光刻機格式（如 VSB11/12 或 MEBES），這些格式面向可變形狀電子束（VSB）寫入器。單枚先進掩模版（如 EUV 掩模）的寫入時間可能長達 2448 小時，其中資料分片與傳輸就佔據相當比例。根據 ASML 與 JEOL 公開技術資料，一枚 3 nm 節點關鍵掩模的資料量可達到 500 GB1 TB，寫入畫素柵格密度高達每平方毫米數億個梯形。

• 檢查與模擬
  晶片製造前還需進行掩模規則檢查（MRC）和光刻模擬（如 ASML Tachyon、Synopsys Proteus），以確保 OPC 後的圖形能在矽片上正確成像。這一切都以 GDSII 為起點。

---

7. 市場與產業規模

GDSII 本身不直接形成市場，但其作為 EDA 工具輸出和掩模資料準備的“載體”，間接反映了半導體設計與製造的連線密度。相關上下游市場規模如下：

• EDA 市場：據 SEMI 電子設計市場資料（ESD Alliance），2023 年全球 EDA 與 IP 總營收約 170 億美元，其中物理設計與驗證類工具（直接生成/檢查 GDSII）佔約 35%，約 60 億美元。
• 掩模市場：據 SEMI 掩模版市場報告，2023 年全球半導體光掩模市場規模約為 58 億美元，先進掩模（≤28 nm）佔比超 60%。每個光掩模的資料處理費用約佔總掩模成本的 58%，即 GDSII→Mask 資料服務市場規模約 35 億美元。
• 流片（Tape-out）數量：根據 IC Insights 與公開代工廠資料，2023 年全球邏輯與 SoC 領域流片專案數超過 4500 個（含 MPW 多專案晶圓），其中 28 nm 及以上節點佔比約 60%，7 nm 及以下佔比約 12%。每次物理流片都依賴一份或多份 GDSII 檔案。

需要注意的是，以上數字並非 GDSII 的單獨產值，而是由其支撐的“物理交付”環節的經濟價值。

---

8. 競爭與替代格式格局

GDSII 雖自 1970 年代沿用至今，但面臨來自 OASIS 和新興格式的競爭：

• OASIS（.oas）
  由 SEMI 標準委員會推動，2003 年釋出 P39 標準。優勢在於：

  • 內建資料壓縮（可縮小檔案體積 10~20 倍）
  • 支援超過 255 的層號（可達 65535）
  • 浮點座標與可變精度
  • 顯式 modality（模態）描述以減少重複屬性 儘管技術優勢明顯，但 GDSII 生態慣性巨大。許多 Foundry 的早期設計規則、內部工具均基於 GDSII 假設。2022 年一項對 15 家主要代工廠的調查（Design & Reuse）顯示，100% 仍接受 GDSII，僅 60% 接受 OASIS 作為同等有效格式。目前趨勢是在 5 nm 以下節點強制要求 OASIS，GDSII 則作為後備。

• 其他衍生格式
  如 GDS-TXT（ASCII 形式）、LEF/DEF（用於抽象檢視，非掩模圖形）、OpenAccess（積體電路設計資料庫），均不能直接替代 GDSII 的流片功能。LEF/DEF 是物理設計中間格式，最終仍需轉化為 GDSII 傳送製造。

• 未來格式方向
  隨著多晶片整合（如 Chiplet、3D-IC）發展，業界在探索“Assembly GDSII”——一種能描述多個小晶片拼接、TSV（矽通孔）以及堆疊對齊的結構化格式。UCIe 聯盟（2022 年成立）正在定義類似概念，但仍處於早期。

---

9. 關鍵工具與廠商

GDSII 的資料處理涉及 EDA 工具鏈的多個環節，主要廠商與代表產品如下：

• 版圖編輯與生成
  • Cadence Virtuoso：定製模擬/混合訊號設計，直接輸出 GDSII。
  • Synopsys IC Compiler II / Fusion Compiler：數字版面配置佈線，最終流片 GDSII 輸出。
  • Siemens EDA（原 Mentor）Calibre DESIGNrev：物理設計查驗與修改。
• 物理驗證（DRC/LVS）
  • Siemens Calibre nmDRC/nmLVS：市場壟斷級，全球代工廠標準籤核規則（deck）90% 以上基於 Calibre 語言編寫。
  • Synopsys IC Validator：尤其在 FinFET 先進節點有所增長。
  • Cadence PVS：與 Virtuoso 平台整合。
• MDP 與掩模資料轉換
  • Siemens Calibre MDP/MPC：布林運算、資料分片、MDP 流程。
  • Synopsys CATS：先進掩模加工與寫入器介面。
  • 日本 Nippon Control System 的 LAVIS 系列在電子束寫入資料轉換中佔有一席之地。
• 資料檢視與分析
  除了商業軟體外，開源社群也有 GDSII 解析庫，如 KLayout（開源但有限制），被廣泛用於學術界和小型設計公司。Python 庫 gdspy 和 gdstk 允許指令碼化生成 GDSII 結構，在光子學、MEMS 及研究領域十分活躍。

據 ESD Alliance 2023 年資料，Siemens EDA 在物理驗證市佔率達約 70%，Synopsys 在全域性設計流程（含 GDSII 生成）市佔率也領先。

---

10. 資料安全與智慧財產權保護

GDSII 檔案是晶片設計公司最核心的智慧財產權之一，其中包含了全部電晶體級物理實現秘密。一旦洩露，競爭對手可逆向提取網表進而理解架構。因此，GDSII 在整個流片鏈條中受到極高安全管控：

• 加密與分段
  Foundry 通常要求通過安全專線或加密物理介質接收 GDSII。近年來，基於硬體的安全飛地（如 Intel SGX、ARM TrustZone）被應用於資料處理，以防止 MPW 中不同客戶資料交叉洩露。

• 水印與指紋技術
  學術界發展了 GDSII 層級水印演算法，通過細微修改非關鍵多邊形座標嵌入設計者身份，可在發生非法掩模製造時進行追訴。例如，IEEE TIFS 期刊 2021 年的一項研究實現了抗 OPC 變換的魯棒水印。

• 資料縮減交付
  一些代工廠允許無晶圓廠只交付經處理的“mask-ready”資料，而非原始 GDSII，以降低 IP 暴露風險。但這會犧牲部分靈活性和除錯能力。

• 法規與出口管制
  在先進製程（如 ≤14 nm 邏輯）下，GDSII 檔案受到美國出口管制條例（EAR）和瓦森納協定管控。向特定實體傳輸此類技術檔案需獲得出口許可。這也促使部分國家發展自主流片通道。

---

11. 成本與經濟性

流片過程中與 GDSII 相關的成本分為直接成本和間接成本：

• 直接成本——掩模製造
  先進節點的光掩模組價格驚人。根據 IBS（International Business Strategies）資料，3 nm 工藝的全套掩模成本（包含 80100 層掩模版）在 2023 年約為 1500 萬2000 萬美元，其中 MDP 和資料處理費用佔總掩模成本的 1015%，即每套掩模約 150 萬300 萬美元用於將 GDSII“翻譯”成寫入格式並最佳化。如果設計需要改版（ECO），則額外生成的新掩模版費用直接與此相關。

• 間接成本——設計週期延長
  GDSII 資料質量問題導致 DRC 迭代、掩模退返重做，會顯著拖累流片週期，增加機會成本。據報道，一次 7 nm 晶片的重新流片（只改動幾層金屬）會造成數週到數月的延遲，損失可達數千萬美元。

• 客戶分攤與 MPW
  在 MPW 服務中，同一套掩模被多個設計共用，每個設計提供自己的 GDSII 區塊。MPW 服務商（如 TSMC CyberShuttle、中芯國際）對每份 GDSII 收取資料合併與檢查費用，通常每平方毫米 GDSII 區塊收費數千到數萬美元不等。

• 資料儲存與傳輸成本
  一個高階 AI 訓練晶片的原始 GDSII 可達數 TB，雲端上傳輸與儲存亦是一筆開支。部分 EDA 公司推出雲端流片解決方案，使用增量 GDSII 傳輸和遠端 MDP 處理，據估算可節省 20% 資料相關成本。

---

12. 質量與籤核標準

任何 GDSII 在提交代工廠前必須通過一系列籤核檢查（Sign-off），確保製造成本和良率：

• DRC 籤核
  設計規則由 Foundry 提供，涵蓋最小線寬、間距、包圍等數千條規則，針對 GDSII 各層多邊形進行嚴格檢查。以 TSMC N5 為例，設計規則手冊超過 6000 條。
• LVS 籤核
  從 GDSII 提取電晶體級 SPICE 網表並與原始原理圖比對，確保連線完全一致。
• ERC（電氣規則檢查）
  檢查浮空節點、天線效應等，防止製造過程中器件損壞。
• DFM（可製造性設計）檢查
  包括 CMP 密度均勻性、關鍵面積分析、光刻友好度評分等。這些檢查嚴重依賴於 GDSII 的圖形幾何。
• 電壓依賴規則（P2P 驗證）
  在先進節點，一些設計規則基於電壓降（IR Drop）結果對圖形間距施加額外約束，這是在 GDSII 幀內實施。

只有通過全部籤核的 GDSII 才能進入 MDP 流程。Foundry 還會再次在內部執行快速 DRC 作為入場門檻，若發現問題則直接退回設計公司。

---

13. 行業標準與維護組織

GDSII 雖源自商業格式，但實際已成為行業事實標準。目前存在多個組織參與維護和推動相關標準：

• SEMI
  負責 OASIS（P39）和 GDS 相關建議。SEMI 標準委員會下設資料路徑任務組，正在討論 GDSII 的“廢止過渡路線”，但由於缺乏強制力，短期難以統一。
• EDA 廠商聯盟
  Si2（Silicon Integration Initiative）管理的 OpenAccess 資料庫，定義物理設計的交換標準，但不會取代 GDSII 的掩模輸出地位。
• 代工廠內部規範
  實際上，每家代工廠都會發布《Tape-out 指導檔案》，具體規定 GDSII 的內部結構、層號使用、網格對齊等限制。這些半公開檔案比任何國際標準更具約束力。
• 開源社群標準化努力
  GitHub 上流行的 gdslib 等倉庫試圖為常見標準單元、測試結建置立開放 GDSII 庫，但規模有限，僅用於教育和研究。

---

14. 未來趨勢與挑戰

半導體技術發展給 GDSII 帶來深刻挑戰和新的應用前景：

• 曲線圖形支援
  傳統 GDSII 只能描述直線多邊形和有限弧線，但先進光刻和新型掩模寫入器支援複雜曲線（如多束掩模寫入器），GDSII 的向量描述能力已到極限。OASIS 支援原生曲線（貝塞爾曲線）是巨大優勢。據 2023 年 SPIE 會議報告，IMEC 已演示了使用曲線掩模的 2 nm 節點 SRAM，其 GDSII 間接描述極不高效。
• 3D 堆疊整合
  小晶片（Chiplet）和 3D-IC 設計要求 GDSII 不僅描述 2D 版面配置，還要體現 TSV 位置、混合鍵合標記、晶片對齊結構。目前普遍做法是分層提供多個 GDSII 並結合額外交換檔案（如 3D-LEF），這無疑增加了出錯風險。UCIe 和 3Dblox 標準正在嘗試統一描述，但尚未滲透到物理格式層。
• AI 驅動的版圖生成與檢查
  強化學習、生成式 AI 開始用於生成標準單元或區域性版圖，輸出直接為 GDSII 多邊形。例如Google 2021 年的《Nature》論文展示了用 AI 進行宏單元版面配置，最終輸出 GDSII 塊。這要求 GDSII 生成庫具有極高的魯棒性和合規性。
• 量子與光子晶片
  量子處理器和矽光子晶片的加工仍大量依賴 CMOS 工藝線，其版圖同樣輸出為 GDSII。但曲線波導、光子晶體等結構需要極高精度的多邊形逼近，檔案體積急劇膨脹，正推動 OASIS 在新領域的快速採用。
• 數字孿生與虛擬製造
  未來，GDSII 資料可能直接耦合工藝模擬模型，形成“設計數字孿生”，即時預測良率和效能。這將進一步強化 GDSII 作為物理源頭資料的中心位置。

---

15. 總結與展望

GDSII 跨越了半個世紀，從 1970 年代的小型積體電路到今天的 3 nm 百億電晶體晶片，它始終是唯一能將設計意圖轉化為矽上現實的橋樑。其持久生命力來源於三個特徵：極簡的層次化結構、無壓縮的確定性以及整個產業生態的無條件信任。儘管 OASIS 等技術更優的替代格式已催生多年，GDSII 仍像半導體世界的通用語，直到摩爾定律的盡頭依然不會被輕易取代。

展望未來，隨著異構整合、3D 晶片和 AI 驅動的設計方法興起，物理描述需求將超越 GDSII 的原始設計邊界。然而，行業替換一座運行了 50 年的“數字橋樑”需要數十年的相容演進，並非簡單的標準更迭。可以預見，在 2030 年代，GDSII 仍將與 OASIS 並行存在，並在特定領域（如 MEMS、光子、先進封裝）衍生出擴充套件子集。對工程師而言，深入理解 GDSII 的原理與侷限，是邁向下一代物理設計自動化的基石。