HBM 价值占比（HBM Revenue Share）

3 秒看懂

HBM 价值占比是衡量高带宽内存在 AI 算力产业链中”钱去了哪”的核心切面——它至少有三层含义：① HBM 收入占整个 DRAM 市场的比重；② HBM 成本占单颗 AI 加速器 BOM 的比重；③ 各 HBM 供应商之间的收入份额。一句话：在 AI 时代，存储正从”配角”变成”钱袋子”，HBM 价值占比的陡峭上升，是半导体产业链利润再分配最剧烈的一条线索。

3 分钟产业解释

为什么”一片 DRAM”突然比”一片逻辑芯片”更赚钱？

传统认知中，DRAM 是大宗商品，毛利率随周期剧烈波动，远不如逻辑芯片”性感”。但 HBM（High Bandwidth Memory）正在改写这一定律：

• 需求侧：每张顶级 AI 训练卡需要数百 GB 的 HBM（如 NVIDIA B200 配置 192GB HBM3E），算力芯片越强，对 HBM 的需求越大、规格越高。
• 供给侧：HBM 采用 TSV（硅通孔）+ 多层堆叠（8Hi/12Hi）+ 先进封装，制造难度远超标准 DRAM，产能扩张远慢于需求增速。
• 价格侧：HBM 单 GB 售价是标准 DDR5 的数倍[供应链估算]，且因供不应求，溢价持续走阔。

结果：HBM 收入在 DRAM 总收入中的占比从 2022 年的个位数百分比，快速攀升至 2024 年的两位数占比[行业报告综合估算]，且增速仍在加快。

三层”价值占比”

⚠️ 以上均为行业分析师与供应链的估算区间，各机构口径不同，具体数字需标注来源。

15 分钟专家深入

一、HBM 在 DRAM 市场中的收入占比变化

DRAM 市场总规模约 $80-90B（2024 年），其中 HBM 贡献的收入正经历指数级增长：

HBM 收入占 DRAM 总收入比重（示意，基于多家行业报告综合估算）

2022:  ████░░░░░░░░░░░░░░░░  ~3-5%
2023:  ██████████░░░░░░░░░░░  ~8-12%
2024E: ████████████████░░░░░  ~15-25%
2025E: ██████████████████░░░  ~20-30%+

驱动力：

1. 量价齐升：单卡 HBM 容量从 H100 的 80GB 升至 B200 的 192GB，单价 per GB 远高于 DDR5。
2. 出货结构迁移：AI 加速卡出货量快速增长，每张卡都是 HBM 的”刚性消费者”。
3. 产能挤占：HBM 需要用先进制程 DRAM die + 额外 TSV 工艺，挤占标准 DRAM 产能。

二、HBM 在 AI 加速器 BOM 中的价值占比

这是对投资者最直接的分析维度：一片 AI 芯片的钱，有多少流向了 HBM？

以高端 AI 训练加速器为例（以下为供应链综合估算，不同制程/良率/定价策略下波动较大）：

💡 关键洞察：在某些配置下，HBM 的 BOM 成本已经超过逻辑 die 本身。这意味着，AI 算力的”成本瓶颈”正在从计算转向存储与封装。

三、HBM 供应商竞争格局与收入份额

全球 HBM 市场由三家 DRAM 巨头主导：

收入份额估算（2024 年）：SK 海力士占 HBM 市场约 50%+[行业估算]，三星约 30-40%[行业估算]，美光约 10-15%[行业估算]。注意：各机构口径差异较大，且厂商未单独披露 HBM 收入拆分。

技术原理

HBM 为何值钱？——从架构到成本拆解

1. 堆叠结构：用封装密度换带宽

         ┌──────────┐
         │  Die 8   │  ← 顶层 DRAM die
         ├──────────┤
         │  Die 7   │
         ├──────────┤
         │   ...    │
         ├──────────┤
         │  Die 1   │  ← 底层 DRAM die
         └────┬─────┘
              │ TSV（硅通孔）
         ┌────┴─────┐
         │ Base Die │  ← 基底（当前为 DRAM die，HBM4 可能改为逻辑 die）
         └────┬─────┘
              │ μbumps
         ┌────┴─────┐
         │Interposer│  ← 2.5D 硅中介层
         └──────────┘

• TSV（Through-Silicon Via）：垂直穿透硅 die 的铜通道，替代传统 wire bonding，实现 die 间高速互联。
• 堆叠层数：当前主流 8Hi（8 层 DRAM die），HBM3E 已有 12Hi 产品[供应链信息]。
• 接口宽度：每个 HBM stack 拥有 1024-bit 宽接口，远超 GDDR 的 32-bit。

2. 带宽公式

单 stack 带宽 = 接口位宽 × 数据速率

• HBM2E：1024-bit × ~3.6 Gbps/pin ≈ 460 GB/s per stack
• HBM3：1024-bit × ~6.4 Gbps/pin ≈ 819 GB/s per stack（JEDEC 标准值）；H100 实际采用的数据速率约为 4.36 Gbps/pin，单 stack 带宽约 559 GB/s，6 stacks 总带宽约 3.35 TB/s
• HBM3E：1024-bit × ~9.2+ Gbps/pin ≈ 1.15+ TB/s per stack [厂商公布数据]

一张 H100 SXM 使用 6 stacks HBM3，总带宽约 ~3.35 TB/s；B200 使用 8 stacks HBM3E，总带宽进一步大幅提升。

3. 成本高的技术根源

技术演进史

时间线（示意）
─────────────────────────────────────────────────────────────

2013-2014  HBM (1st Gen)
           • SK 海力士联合 AMD 开发
           • 4Hi stack, 128 GB/s per stack
           • 首应用于 AMD Fiji GPU

2016-2017  HBM2
           • JEDEC 标准化
           • 最高 8Hi, 256-307 GB/s per stack
           • NVIDIA Tesla V100 采用（32GB HBM2）

2020       HBM2E
           • 速率提升至 ~3.6 Gbps/pin
           • ~460 GB/s per stack
           • NVIDIA A100 采用（80GB HBM2E）

2022-2023  HBM3
           • 速率跃升至 ~6.4 Gbps/pin
           • ~819 GB/s per stack
           • NVIDIA H100 采用（80GB HBM3, 6 stacks）
           • NVIDIA GH200 超级芯片方案

2024       HBM3E
           • 速率 ~9.2+ Gbps/pin
           • 1.15+ TB/s per stack
           • NVIDIA H200（141GB HBM3E）
           • NVIDIA B100/B200 采用
           • 12Hi 堆叠进入量产

2025-2026  HBM4（预期）
           • 架构重大变化：base die 可能改为逻辑 die
           • 宽接口（可能从 1024-bit 扩展）
           • 与逻辑 die 的 co-design 深度绑定
           • SK 海力士/三星/美光均在推进

趋势总结：每一代 HBM 的带宽提升约 50-100%，单价 per GB 持续走高，价值量加速膨胀。

技术路线对比（量化表）

HBM vs. 其他存储方案

主要 HBM 代际对比

⚠️ HBM4 规格尚未最终确定，以上基于行业公开预期。

上下游

上游：HBM 产业链关键环节

                    ┌─────────────────┐
                    │  前道晶圆制造     │  DRAM die 制造（先进制程）
                    │  SK海力士/三星/美光│
                    └────────┬────────┘
                             │
                    ┌────────▼────────┐
                    │  TSV 工艺        │  TSV 刻蚀、填充、RDL
                    │  + KGD 测试      │
                    └────────┬────────┘
                             │
                    ┌────────▼────────┐
                    │  多层堆叠         │  Die bonding, μbump
                    │  (8Hi/12Hi)      │
                    └────────┬────────┘
                             │
                    ┌────────▼────────┐
                    │  封装基板         │  高密度有机基板
                    │  (Ibiden/Shinko) │
                    └────────┬────────┘
                             │
                    ┌────────▼────────┐
                    │  2.5D 共封装      │  CoWoS（TSMC）
                    │  HBM + Logic Die │  I-Cube（三星）等
                    └────────┬────────┘
                             │
                    ┌────────▼────────┐
                    │  最终系统集成      │  NVIDIA/AMD/Google 等
                    └─────────────────┘

关键上游供应商

下游：HBM 的终端消费者

关键指标

跟踪 HBM 价值占比，需要监控以下核心指标：

供需与市场数据

市场规模估算

⚠️ 数据说明：以上为多家行业研究机构（TrendForce、Yole、各券商研报）的综合估算区间，各机构定义口径（是否含封装、是否含测试）和假设不同，具体数字务必标注来源口径。DRAM 总市场波动也会影响比例计算。

供给侧约束

1. HBM 产能受限于先进 DRAM die：HBM 需使用制程领先的 DRAM 晶圆（如 1α/1β nm 级别），产能从标准 DRAM 调拨存在机会成本。
2. TSV 与堆叠产能：需要专门的 TSV 产线和 KGD 测试能力，扩产周期较长（12-18 个月）。
3. CoWoS 封装瓶颈：台积电 CoWoS 产能长期供不应求，是制约 HBM 出货的关键瓶颈之一。台积电持续扩产 CoWoS 产能，但需求增速仍超供给。
4. HBM4 逻辑 base die 产能：未来 HBM4 若采用逻辑 base die，可能需要额外的先进逻辑制程产能（如 12nm/7nm），进一步复杂化供应链。

需求侧驱动

• AI 训练：大模型参数量持续增长（万亿参数级），训练所需 HBM 容量和带宽持续飙升。
• AI 推理：推理部署量级远超训练，每张推理卡同样需要 HBM。
• HPC：科学计算、气候模拟等传统 HPC 也逐步采用 HBM 方案。
• 渗透率提升：从中高端 AI 卡向更多产品线渗透，长期可能进入更多下游应用。

代表公司与资本映射

HBM 核心产业链公司

资本映射逻辑

HBM 价值占比上升
    │
    ├──→ HBM 制造商（SK海力士/三星/美光）收入 & 利润弹性最大
    │
    ├──→ CoWoS 封装（台积电）产能溢价
    │
    ├──→ TSV/封装设备（DISCO/Besi/TEL）订单增长
    │
    ├──→ 封装基板（Ibiden/Shinko）高端产品需求
    │
    └──→ 下游 AI 芯片公司（NVIDIA/AMD）的 BOM 成本结构变化
         → 长期可能推动自研存储方案或差异化封装路线

投资逻辑

看多 HBM 价值占比持续提升的核心论据

1. AI 算力需求仍在指数增长：模型规模、训练数据量、推理部署量都在快速增长，直接拉动 HBM 需求。
2. 单卡 HBM 用量持续增加：每代 AI 加速器的 HBM 容量配置大幅跃升（A100 80GB → H100 80GB → H200 141GB → B200 192GB），ASP per GB 也在上升。
3. 供给端约束维持价格韧性：HBM 扩产受限于先进 DRAM die、TSV 产能和 CoWoS 封装，短期供给增速低于需求增速。
4. 技术代际升级抬升单价：HBM4 引入逻辑 base die，可能进一步拉高单价和价值量。
5. 利润率远高于标准 DRAM：HBM 的技术壁垒和供不应求状态使其 ASP premium 极高，对制造商利润贡献远超其出货量占比。

主要风险与不确定性

1. 周期性回落风险：若 AI 资本开支周期放缓，HBM 需求可能出现阶段性修正。
2. 供给端放量冲击：三大厂商同时大幅扩产 HBM，可能导致中期供需逆转。
3. 替代方案出现：若未来架构变化（如近存计算、CXL 互联、片上 SRAM 方案等）部分替代 HBM 的功能。
4. 客户集中度风险：HBM 需求高度依赖 NVIDIA 等少数大客户，客户自研或换供应商的风险。
5. 地缘政治：先进存储和封装技术涉及地缘政治敏感性，出口管制可能影响全球供应链。

关键跟踪节点

• 各 DRAM 厂商季度财报中 DRAM 收入结构（是否披露 HBM 拆分）
• 台积电 CoWoS 产能规划与利用率
• NVIDIA/AMD 新一代产品发布时的 HBM 配置
• HBM 价格走势（ASP per GB）
• HBM4 技术路线确认与量产时间表

常见误读纠偏

❌ 误读一：“HBM 就是高端 DRAM，只是贵一点的内存条”

纠偏：HBM 的价值不仅在于 DRAM die 本身，更在于 TSV 堆叠 + 先进封装的系统级方案。一颗 HBM stack 是 8-12 层 DRAM die 通过数千个硅通孔垂直互联的 3D 微系统，再加上与逻辑 die 的 2.5D 共封装。它更接近于一个”封装级芯片”而非”内存条”。HBM 的成本结构中，TSV 工艺、KGD 测试、CoWoS 封装等”后道”环节占据相当比例，这也是 HBM 价值占比分析中不可忽略的部分——利润不仅流向 DRAM 厂商，也流向封装/设备环节。

❌ 误读二：“HBM 价值占比只会涨不会跌”

纠偏：HBM 价值占比的长期趋势取决于多个动态因素：

• AI 算力支出增速 vs HBM 供给增速：如果 HBM 产能大幅扩张快于需求，ASP 可能回落。
• 架构演进：如果未来 AI 芯片架构更强调片上 SRAM 或新型存储，HBM 的占比可能趋于稳定。
• 技术替代：CXL 互联的存储池化、近存计算（Near-Memory Computing）等方案可能分流部分需求。
• 历史上，DRAM 是强周期行业，HBM 虽然有技术壁垒，但也难以完全免疫周期性波动。

❌ 误读三：“HBM 成本高是因为 DRAM die 贵”

纠偏：HBM 的单 GB 成本远高于标准 DRAM，但这并非仅仅因为 DRAM die 本身更贵。实际上，HBM 使用的 DRAM die 可能与标准 DDR5 使用相同制程节点的 die，额外成本主要来自：

1. 良率筛选：只有 top bin 的 die 才被选入 HBM（KGD 要求），意味着更低的有效良率。
2. TSV 工艺：额外的减薄、刻蚀、填充、RDL 工序。
3. 多层堆叠：8-12 层 die 堆叠的 bonding 工艺和联合良率。
4. 测试成本：每个 die 需独立测试合格后才能堆叠。
5. 封装成本：HBM 必须通过 CoWoS 等先进封装与逻辑 die 共封装。

学习路径

入门级

1. 理解 DRAM 基础：先了解标准 DRAM（DDR4/DDR5）的基本工作原理和市场格局。
2. 了解 AI 芯片的存储需求：为什么 GPU 训练大模型需要巨大的存储带宽？理解”计算-存储墙”问题。
3. HBM 概念入门：阅读 JEDEC 关于 HBM 的标准简介，理解 HBM 的基本架构。

进阶级

4. 学习 2.5D/3D 封装：了解 CoWoS、InFO、EMIB 等先进封装技术，理解 HBM 如何与逻辑 die 共封装。
5. 供应链分析：追踪 DRAM 厂商财报、台积电 CoWoS 产能数据、设备厂商订单。
6. 成本结构拆解：分析 HBM stack 的 BOM 构成，理解 TSV、KGD、封装的成本权重。

专家级

7. HBM4 技术路线研究：关注逻辑 base die 架构变化对供应链的重塑影响。
8. 供需建模：建立 HBM 供需平衡表，跟踪季度供需变化。
9. 产业链利润分配分析：量化分析 HBM 价值量在各环节（DRAM 制造、TSV、封装、基板、设备）的分配。

推荐信息源

• 行业报告：TrendForce/集邦咨询（存储市场数据）、Yole Intelligence（封装技术）、各头部券商半导体研报
• 厂商技术文档：SK 海力士/三星/美光官方 HBM 产品页面、JEDEC HBM 标准文档
• 供应链追踪：台积电季度法说会（CoWoS 产能披露）、设备厂商订单数据
• 学术/行业会议：IEDM、ISSCC、Hot Chips（AI 芯片架构演进前沿）

一句话总结

HBM 价值占比是 AI 产业链利润再分配的核心观测指标——它衡量的是：当 AI 算力爆发时，钱究竟流向了计算（逻辑 die）还是存储与封装（HBM + CoWoS），而当前的趋势是，存储与封装正在分走越来越大的蛋糕。

延伸阅读与来源

1. JEDEC HBM 标准：JESD235 系列（HBM）、JESD235A（HBM2）、JESD235B（HBM2E）、JESD238A（HBM3）—— 官方技术规格基准。
2. TrendForce/集邦咨询：DRAM 市场季度追踪报告，包含 HBM 出货量和市场估算。
3. Yole Intelligence：《Status of the Memory Industry》《Advanced Packaging Market Monitor》—— 封装与存储市场分析。
4. 台积电季度法说会资料：CoWoS 产能规划、先进封装收入趋势。
5. SK 海力士/三星/美光投资者关系页面：季度财报、HBM 技术路线更新。
6. 各头部券商半导体行业深度报告：华泰/中信/摩根士丹利/高盛等关于 HBM 产业链的专题报告（需自行甄别口径和假设）。

⚠️ 免责声明：本页中的具体市场数据和比例均为行业综合估算，来源口径不一致时数字可能差异较大。投资决策请以厂商官方披露、权威行业报告和专业投资顾问建议为准。本文不构成投资建议。