HBM2E
1 3 秒看懂
HBM2E（High Bandwidth Memory 2 Extended）是专为高性能计算与 AI 加速器打造的第三代高带宽内存，通过 3D 堆叠 DRAM 和硅中介层（Interposer）与处理器紧密集成，单堆叠带宽可达 460 GB/s 以上、容量最高 16 GB。它被广泛搭载于 NVIDIA A100、AMD Instinct MI250X 等主流 AI 训练/推理芯片中，是突破生成式 AI “内存墙”的重要硬件基石。
2 3 分钟产业解释
随着 AI 大模型参数从千亿迈向万亿，传统 DDR/GDDR 内存受制于引脚数量和功耗难以同步提升带宽，形成“内存墙”瓶颈。HBM2E 通过在垂直方向堆叠 8 层 DRAM 核心裸片，并直接与 GPU/ASIC 并排封装于同一基板上，将 I/O 总线宽度扩展至 1024 位，极大提升了每瓦带宽效率。
HBM2E 由 JEDEC 在 2018 年定义 HBM2 规范后，由存储原厂进一步提升引脚速率与容量而来，2020 年前后实现批量出货。相较于上一代 HBM2，HBM2E 的单引脚速率从 2.4 Gbps 提升至 3.6 Gbps 甚至 4.0 Gbps，单堆叠带宽提升约 50%，容量从 8 GB 翻倍至 16 GB。同期还兼容 4 Hi 乃至 12 Hi 堆叠以实现不同容量需求。
在产业定位上，HBM2E 处于存储晶圆制造与先进封装的交叉点：前端需要专门的 DRAM 设计（增加 TSV 区域），后道必须依赖硅穿孔（TSV）、微凸块键合、硅中介层以及最终系统级封装（如台积电 CoWoS-S）。这使 HBM2E 成为半导体产业链中技术壁垒最高、价值量最集中的环节之一。
从需求侧看，NVIDIA A100（采用 40 GB/80 GB HBM2E）在 2020–2023 年间累计出货超百万颗，推动 HBM2E 成为数据中心 AI 训练的基础设施。AMD Instinct MI200 系列同样搭载 128 GB HBM2E，Intel 的 Ponte Vecchio 也引入 HBM2E 堆叠。此外，部分自研 ASIC（如亚马逊 Trainium、谷歌 TPU）亦曾采用 HBM2E 作为初始方案。这使得 HBM2E 在 HBM 整体市场中的渗透率一度超过 60%（Yole Intelligence 估算，2022 年）。
尽管 HBM3 和 HBM3E 在 2022–2024 年陆续进入主流，HBM2E 仍因其成熟的供应链、相对较低的功耗特性，在推理加速卡、边缘 AI 服务器和一些中低端训练场景中保有可观存量，尤其在美国出口管制背景下，HBM2E 在某些受限市场反而成为替代性选择。
3 技术原理
3.1 为什么要 3D 堆叠
传统处理器与内存通过 PCB 走线连接，随着数据速率提升，长距离传输引入的阻抗不连续、信号衰减和功耗急剧增加。HBM 将内存物理上搬到处理器旁，大幅缩短物理走线。3D 堆叠进一步使多个 DRAM 裸片共享 TSV 总线，实现超高并行位宽。
3.2 核心结构
一个典型的 HBM2E 堆叠包含：
- 底层缓冲/逻辑裸片：负责与外部处理器接口、温度监测、测试和错误纠正。
- 堆叠的 DRAM 核心裸片：通常 8 层（8 Hi），每层是一片经过减薄、双面布有 TSV 的 DRAM 晶粒。
- 硅中介层：提供密集的微凸块连接和横向互连，将 HBM 堆叠与 GPU 或其他逻辑芯片连在一起。
- 封装基板：将整个系统固定在 BGA 基板上。
信号流：处理器 ↔ 中介层布线 ↔ 微凸块 ↔ 逻辑裸片 ↔ TSV 垂直总线 ↔ DRAM 核心。通过 1024 位宽的外部总线（每通道 128 位，8 通道），在 3.6 Gbps 引脚速率下总带宽可达 460.8 GB/s。
3.3 TSV 与微凸块工艺要点
- TSV 制造：在 DRAM 晶圆上依次进行深硅刻蚀（深宽比>10:1）、绝缘层沉积、阻挡层/种子层沉积、电镀铜填充、退火和化学机械抛光（CMP）。
- 减薄与键合：晶圆减薄至约 50 µm 厚度，露出 TSV 铜柱，通过热压键合或微凸块回流与下一层裸片连接。微凸块间距在 40–55 µm 级别。
- 散热与机械应力：堆叠异质材料在温度变化下产生应力，需要 underfill 和 molding 控制。热管理方面，HBM 堆叠通常配有金属散热盖，且近期集成方案引入 TIM（导热界面材料）直接接触散热片。
3.4 低功耗设计
HBM2E 采用伪开漏（Pseudo-Open Drain）I/O、低摆幅信号和电源管理单元，电压约 1.2 V，相比 GDDR6 等图形内存每比特功耗降低约 50% 以上（根据三星、SK 海力士白皮书）。这正是它能在 300 W 级别 GPU 上搭载 80 GB 内存的重要原因。
4 关键参数
下表总结了三家原厂典型 HBM2E 堆叠产品的公开规格（数据源自各公司产品简介及 JEDEC 公开信息，年份为首次发布/量产时间）。
| 参数 | SK 海力士 HBM2E | 三星 Flarebolt HBM2E | 美光 HBM2E |
|---|---|---|---|
| 最大容量（单堆叠） | 16 GB（8 Hi） | 16 GB（8 Hi） | 16 GB（8 Hi） |
| 引脚速率 | 3.6 Gbps | 4.0 Gbps | 3.6 Gbps |
| 单堆叠带宽 | 460 GB/s | 约 500 GB/s（按 1024‑bit 计算） | 约 460 GB/s |
| 堆叠层数 | 8 Hi（量产） | 8 Hi，可支持 12 Hi | 8 Hi |
| 工艺节点（DRAM 裸片） | 1z nm 级（约 2019 年） | 1z nm 级 | 1z nm 级 |
| 工作电压 | 1.2 V | 1.2 V | 1.2 V |
| 量产时间 | 2020 年下半年 | 2020 年 | 2020 年 |
| 支持 ECC | 是（内置 ECC） | 是 | 是 |
不同客户在采购时会根据系统整体架构要求定制容量、速度等级和性能档位，例如 NVIDIA A100 80 GB 搭载五个 16 GB HBM2E 堆叠（合计 80 GB），带宽约 2 TB/s；AMD MI250X 则使用六个 16 GB 堆叠（128 GB）。
需注意，上述带宽数字为理论接口带宽，实际有效带宽受内存控制器效率、访问模式影响，约在 85–90% 之间波动。
5 技术路线
HBM 发展已历经六代，HBM2E 是第三代：
- HBM1（2014）：1 GB/堆叠，带宽 128 GB/s，用于 AMD Fiji GPU。
- HBM2（2016）：8 GB/堆叠，引脚速率 2.4 Gbps，带宽 307 GB/s，用于 NVIDIA V100、Google TPU v2/v3。
- HBM2E（2019 定义，2020 量产）：16 GB，3.6–4.0 Gbps，460–500 GB/s，技术成熟度最高。
- HBM3（2021 定义，2022 量产）：24 GB/堆叠，6.4 Gbps，带宽 819 GB/s，用于 NVIDIA H100 等。
- HBM3E（2023 定义，2024 量产）：24 GB 或 36 GB，速率提升至约 9.8 Gbps，带宽超 1 TB/s，用于 H200、B200 等。
- HBM4 及后续：JEDEC 正定义下一代，预计支持更大容量和更高频率，可能引入混合键合等新技术。
HBM2E 的生命周期自 2020 年起至少延续至 2025 年，原因在于：
- A100 等基于 HBM2E 的 AI 加速器保有量极大，云服务商仍在扩容和维护相关实例。
- 一些推理专用芯片为平衡成本和性能而继续采用成熟 HBM2E 方案。
- 特定市场中，出口管制限制更高等级的 HBM3/HBM3E，反而稳固了 HBM2E 需求。
从路线图可见，HBM2E 是容量、带宽与成本折衷的“甜点”区间。其 DRAM 工艺使用 1z nm 节点，后续 HBM3 已转向 1β nm。中国存储厂（如 CXMT）在 HBM 领域的产品布局，截至 2025 年 4 月公开资料未见量产，仍处于技术探索与专利申请阶段。
6 上游
HBM2E 上游涵盖硅材料、前道设备、后道封装设备、封装材料以及 EDA/IP 工具链。
6.1 硅晶圆与中介层
- 高纯度硅片：用于制造 DRAM 裸片和硅中介层的 12 英寸硅晶圆主要由信越化学、SUMCO、环球晶圆、Siltronic 等供应，要求极低缺陷密度。
- 硅中介层代工：中介层的布线层数在 3–4 层，线宽/线距可达 0.4/0.4 µm 以下，主要由台积电等晶圆厂以 65 nm 或更先进节点的 BEOL 工艺制造。此外，联电、世界先进也尝试提供中介层代工服务。
6.2 关键设备
- 深硅刻蚀与 TSV 工艺：Lam Research（Syndion 刻蚀）、应用材料（Endura 系列 PVD/电镀）、东京电子（TEL）的刻蚀和清洗设备。
- 键合与堆叠：EV Group、SUSS MicroTec、Besi 等提供临时键合/解键合设备；热压键合设备供应商包括 Besi、ASM Pacific。
- 先进封装光刻：中介层和 RDL 层需要高分辨率步进式光刻机，由 Nikon、Canon 或 ASML 提供。
- 测试与分选：Advantest、Teradyne 等提供 HBM 堆叠前的 KGD（已知良好裸片）测试与最终封装测试。
6.3 封装材料
- 微凸块：铜柱凸块（Cu Pillar）及焊料帽，涉及电镀液、助焊剂等。
- 底填胶/成型材料：信越、住友、NAMICS 等供应高流动性、低应力 underfill 和 EMC。
- 热界面材料：HBM 堆叠顶部与散热盖之间需高性能 TIM。
6.4 EDA 与 IP
EDA 厂商（Cadence、Synopsys、Siemens EDA）提供 2.5D/3D 封装设计工具和验证方案；HBM2E 的 PHY IP 由 Rambus、Synopsys、Cadence 等授权，有助于芯片设计商集成 HBM 接口。
整体而言，HBM 上游供应链高度集中于日本、中国台湾、美国和欧洲设备商，中国大陆企业尚处于被动角色。仅在封装基板、部分低端材料环节有大陆厂商（如深南电路、兴森科技等）参与，但直接面向 HBM2E 的供应占比极低。
7 下游
HBM2E 的最终载体是集成该内存的 AI/HPC 芯片及系统。下游需求可划分为芯片设计、服务器制造和终端云服务部署三个环节。
7.1 芯片集成
已知搭载 HBM2E 的主流芯片（截至 2023 年）：
- NVIDIA A100（Ampere 架构，2020 年发布）：40 GB/80 GB HBM2E，带宽约 2 TB/s，用于 AI 训练与推理。
- NVIDIA A30、A10 等部分型号（部分使用 HBM2E 或 GDDR6，需核查）。
- AMD Instinct MI250/MI250X（CDNA2 架构，2021 年）：128 GB HBM2E，带宽 3.2 TB/s（MI250X）。
- Intel Data Center GPU Max 系列（Ponte Vecchio，2023 年）：最大 128 GB HBM2E。
- Google TPU v4 虽主要采用 HBM2，但亦有报道部分版本集成 HBM2E（公开资料未见明确信息）。
- AWS Trainium（第一代）搭载 HBM2 或 HBM2E（AWS 未公布具体内存代际，业界推测为 HBM2E 或 HBM2）。
此外，一些 FPGA 加速卡（如 Intel Stratix 10 NX）和网络处理器也可能集成 HBM2E 作为缓存。
7.2 服务器与系统集成
HBM2E 芯片最终安装在服务器主板或加速卡上，由 ODM/OEM 提供整体解决方案。主要服务器厂商包括：
- 戴尔、HPE、联想、超微（SuperMicro）、浪潮信息、新华三等。
- 亚马逊、微软、谷歌等超大规模用户定制白牌服务器，直接向芯片厂商采购 GPU/ASIC。
7.3 终端云服务与应用
HBM2E 支撑的 AI 服务涵盖自然语言处理（如 GPT-3/4 训练所用 A100 集群）、推荐系统、自动驾驶、科学仿真等。AWS、Microsoft Azure、Google Cloud、阿里云、百度云等均部署了大量 A100 或同等实例。
值得注意的是，随着美国 BIS 2022/2023 年出口管制升级，A100/H100 等对中国出口受限，中国云厂商转向本土芯片或受限型号（如 A800 等），但后者仍部分使用 HBM2E。HBM2E 的稀缺性在特定区域反而推升了囤货需求。
8 受益公司
以下罗列在 HBM2E 价值链中获得业务机会的主要企业（仅作产业研究罗列，不构成投资建议，也不涉及任何股价预测或买卖评级）：
8.1 存储原厂（IDM）
- SK 海力士：HBM2E 市场占有率最大（据 TrendForce 2022 年数据，约 50%），为 NVIDIA A100 主要供应商，具备从 DRAM 到封装的完整能力。
- 三星电子：紧随其后（份额约 40%），向 NVIDIA 及多家客户供应 HBM2E，并通过 I-Cube 封装平台提供一体化方案。
- 美光科技：份额约 10%，主要为特定客户供货，技术持续跟进。
8.2 先进封装平台/代工
- 台积电：CoWoS-S 封装平台是 HBM2E 与逻辑芯片集成的最广泛采用方案，2021–2023 年 CoWoS 产能多次告急，严重制约 AI 芯片出货。
- 安靠（Amkor）：提供 HBM 封装与测试服务，客户包括部分存储原厂和芯片商。
- 日月光（ASE）：同样具备 2.5D/3D 封装能力，承接部分 HBM 相关订单。
8.3 设备与材料
- 应用材料、Lam Research、东京电子 等前道设备商因 TSV 刻蚀、铜填充等需求受益。
- Besi、EV Group 等键合设备商受益于堆叠工序。
- 信越化学、住友等 材料商在先进封装材料市场的地位进一步提升。
8.4 国内企业机会
中国企业在 HBM2E 产业链中的直接参与度低，但存在间接受益环节：
- 长电科技、通富微电：先进封装布局，但 HBM2E 级别订单公开未见。
- 北方华创、中微公司：刻蚀和薄膜设备正逐步进入先进封装线，但距离 TSV 核心工艺尚有差距。
- 兴森科技、深南电路：可提供 ABF 载板，部分用于 CoWoS 封装基板，进入供应链但体量有限。
整体看，HBM2E 产业高度集中，大陆企业在关键节点仍需突破。
9 市场规模
对 HBM2E 的细分市场缺乏官方定数，以下为基于第三方机构数据与合理推算：
- 整体 HBM 市场规模：据 Yole Intelligence 发布的《Memory Packaging 2023》报告，2022 年全球 HBM 收入约 20.4 亿美元，较 2021 年约 8 亿美元同比大幅增长；2023 年因 H100 放量、HBM3 价格上升，市场翻番至约 40 亿美元。
- HBM2E 份额：TrendForce 在 2022 年 5 月的报告中估计，2022 年 HBM2E 占整体 HBM 出货量（以位元计）约 65%–70%，对应收入约 13–14 亿美元。2023 年随着 HBM3 抢位，HBM2E 的出货位元占比逐步下降至约 40%，但因 HBM2E 单价低于 HBM3，收入占比可能降至约 30%，即约 12 亿美元。
- 单位出货与价格：据 Omdia 数据（2023 年 2 月），2022 年 HBM 整体出货量（以 8 Gb 颗粒等效）约 1.45 亿颗。HBM2E 8 Gb 等效颗粒均价约 9–10 美元，单堆叠 16 GB（16 颗 8 Gb）价格约 150–180 美元（含封装）。据此粗略推算，2022 年 HBM2E 堆叠出货约 800–900 万堆叠，收入在 13–15 亿美元区间，与上述占比分析一致。
这些数字应被视为方向性量级，而非精确财报。由于三大原厂未单独披露 HBM2E 收入，市场研究机构间也存在统计口径差异，读者需留意。
10 玩家对比
除前文参数表外，以下对比三家原厂在 HBM2E 领域的综合竞争力。
| 维度 | SK 海力士 | 三星电子 | 美光科技 |
|---|---|---|---|
| 市场推出时间 | 2019 年率先发布 16 GB HBM2E，2020 年量产 | 2020 年初发布 16 GB 4.0 Gbps 版本 | 2020 年发布，量产稍晚 |
| 最大容量与速率 | 16 GB，3.6 Gbps；后续推出 4.0 Gbps 版本 | 16 GB，4.0 Gbps；可提供 12 Hi 版本 | 16 GB，3.6 Gbps |
| 主要客户 | NVIDIA（A100）、AMD（MI250），云厂商 | NVIDIA、AMD、部分芯片自研客户 | 部分第二梯队客户，NVIDIA 验证中 |
| 封装集成能力 | 自研 MR-MUF 封装，与 TSMC CoWoS 耦合 | I-Cube 封装（可自封装），三星代工优势 | 自有封装，较少对外提供中介层集成 |
| HBM 市场份额（2022） | ~50%（TrendForce 2022） | ~40% | ~10% |
| 产能扩张计划 | 2022–2024 年大幅扩产 HBM3/HBM3E，HBM2E 产能部分转产 | 积极投资 Pyeongtaek 工厂，HBM2E 仍在供应 | 扩充 HBM2E 和 HBM3 产线，但保守 |
| 下一代布局 | 主导 HBM3E，绑定 NVIDIA H200/B200 | 开拓 HBM3/HBM3E，争取 NVIDIA 认可 | 跳过 HBM3，直接布局 HBM3E 或 HBM3 勉强 |
SK 海力士凭借 MR-MUF 封装工艺在散热和堆叠良率上领先，是 HBM2E 时代最大赢家；三星依靠内存制程和代工生态具备较强的客户获取能力；美光则聚焦特定客户和差异化产品。
需强调，以上部分客户关系系基于公开