HBM2E

1 3 秒看懂

HBM2E（High Bandwidth Memory 2 Extended）是專為高效能運算與 AI 加速器打造的第三代高頻寬記憶體，通過 3D 堆疊 DRAM 和矽中介層（Interposer）與處理器緊密整合，單堆疊頻寬可達 460 GB/s 以上、容量最高 16 GB。它被廣泛搭載於 NVIDIA A100、AMD Instinct MI250X 等主流 AI 訓練/推論晶片中，是突破生成式 AI “記憶體牆”的重要硬體基石。

2 3 分鐘產業解釋

隨著 AI 大型模型引數從千億邁向萬億，傳統 DDR/GDDR 記憶體受制於引腳數量和功耗難以同步提升頻寬，形成“記憶體牆”瓶頸。HBM2E 通過在垂直方向堆疊 8 層 DRAM 核心裸片，並直接與 GPU/ASIC 並排封裝於同一基板上，將 I/O 匯流排寬度擴充套件至 1024 位，極大提升了每瓦頻寬效率。

HBM2E 由 JEDEC 在 2018 年定義 HBM2 規範後，由儲存原廠進一步提升引腳速率與容量而來，2020 年前後實現批量出貨。相較於上一代 HBM2，HBM2E 的單引腳速率從 2.4 Gbps 提升至 3.6 Gbps 甚至 4.0 Gbps，單堆疊頻寬提升約 50%，容量從 8 GB 翻倍至 16 GB。同期還相容 4 Hi 乃至 12 Hi 堆疊以實現不同容量需求。

在產業定位上，HBM2E 處於儲存晶圓製造與先進封裝的交叉點：前端需要專門的 DRAM 設計（增加 TSV 區域），後道必須依賴矽穿孔（TSV）、微凸塊鍵合、矽中介層以及最終系統級封裝（如台積電 CoWoS-S）。這使 HBM2E 成為半導體產業鏈中技術壁壘最高、價值量最集中的環節之一。

從需求側看，NVIDIA A100（採用 40 GB/80 GB HBM2E）在 2020–2023 年間累計出貨超百萬顆，推動 HBM2E 成為資料中心 AI 訓練的基礎設施。AMD Instinct MI200 系列同樣搭載 128 GB HBM2E，Intel 的 Ponte Vecchio 也引入 HBM2E 堆疊。此外，部分自研 ASIC（如亞馬遜 Trainium、Google TPU）亦曾採用 HBM2E 作為初始方案。這使得 HBM2E 在 HBM 整體市場中的滲透率一度超過 60%（Yole Intelligence 估算，2022 年）。

儘管 HBM3 和 HBM3E 在 2022–2024 年陸續進入主流，HBM2E 仍因其成熟的供應鏈、相對較低的功耗特性，在推論加速卡、邊緣 AI 伺服器和一些中低端訓練場景中保有可觀存量，尤其在美國出口管制背景下，HBM2E 在某些受限市場反而成為替代性選擇。

3 技術原理

3.1 為什麼要 3D 堆疊

傳統處理器與記憶體通過 PCB 走線連線，隨著資料速率提升，長距離傳輸引入的阻抗不連續、訊號衰減和功耗急劇增加。HBM 將記憶體物理上搬到處理器旁，大幅縮短物理走線。3D 堆疊進一步使多個 DRAM 裸片共享 TSV 匯流排，實現超高並行位寬。

3.2 核心結構

一個典型的 HBM2E 堆疊包含：

• 底層緩衝/邏輯裸片：負責與外部處理器介面、溫度監測、測試和錯誤糾正。
• 堆疊的 DRAM 核心裸片：通常 8 層（8 Hi），每層是一片經過減薄、雙面布有 TSV 的 DRAM 晶粒。
• 矽中介層：提供密集的微凸塊連線和橫向互連，將 HBM 堆疊與 GPU 或其他邏輯晶片連在一起。
• 封裝基板：將整個系統固定在 BGA 基板上。

訊號流：處理器 ↔ 中介層佈線 ↔ 微凸塊 ↔ 邏輯裸片 ↔ TSV 垂直匯流排 ↔ DRAM 核心。通過 1024 位寬的外部匯流排（每通道 128 位，8 通道），在 3.6 Gbps 引腳速率下總頻寬可達 460.8 GB/s。

3.3 TSV 與微凸塊工藝要點

• TSV 製造：在 DRAM 晶圓上依次進行深矽刻蝕（深寬比>10:1）、絕緣層沉積、阻擋層/種子層沉積、電鍍銅填充、退火和化學機械拋光（CMP）。
• 減薄與鍵合：晶圓減薄至約 50 µm 厚度，露出 TSV 銅柱，通過熱壓鍵合或微凸塊迴流與下一層裸片連線。微凸塊間距在 40–55 µm 級別。
• 散熱與機械應力：堆疊異質材料在溫度變化下產生應力，需要 underfill 和 molding 控制。熱管理方面，HBM 堆疊通常配有金屬散熱蓋，且近期整合方案引入 TIM（導熱介面材料）直接接觸散熱片。

3.4 低功耗設計

HBM2E 採用偽開漏（Pseudo-Open Drain）I/O、低擺幅訊號和電源管理單元，電壓約 1.2 V，相比 GDDR6 等圖形記憶體每位元功耗降低約 50% 以上（根據三星、SK 海力士白皮書）。這正是它能在 300 W 級別 GPU 上搭載 80 GB 記憶體的重要原因。

4 關鍵引數

下表總結了三家原廠典型 HBM2E 堆疊產品的公開規格（資料來源自各公司產品簡介及 JEDEC 公開資訊，年份為首次釋出/量產時間）。

引數	SK 海力士 HBM2E	三星 Flarebolt HBM2E	美光 HBM2E
最大容量（單堆疊）	16 GB（8 Hi）	16 GB（8 Hi）	16 GB（8 Hi）
引腳速率	3.6 Gbps	4.0 Gbps	3.6 Gbps
單堆疊頻寬	460 GB/s	約 500 GB/s（按 1024‑bit 計算）	約 460 GB/s
堆疊層數	8 Hi（量產）	8 Hi，可支援 12 Hi	8 Hi
工藝節點（DRAM 裸片）	1z nm 級（約 2019 年）	1z nm 級	1z nm 級
工作電壓	1.2 V	1.2 V	1.2 V
量產時間	2020 年下半年	2020 年	2020 年
支援 ECC	是（內建 ECC）	是	是

不同客戶在採購時會根據系統整體架構要求定製容量、速度等級和效能檔位，例如 NVIDIA A100 80 GB 搭載五個 16 GB HBM2E 堆疊（合計 80 GB），頻寬約 2 TB/s；AMD MI250X 則使用六個 16 GB 堆疊（128 GB）。

需注意，上述頻寬數字為理論介面頻寬，實際有效頻寬受記憶體控制器效率、訪問模式影響，約在 85–90% 之間波動。

5 技術路線

HBM 發展已歷經六代，HBM2E 是第三代：

• HBM1（2014）：1 GB/堆疊，頻寬 128 GB/s，用於 AMD Fiji GPU。
• HBM2（2016）：8 GB/堆疊，引腳速率 2.4 Gbps，頻寬 307 GB/s，用於 NVIDIA V100、Google TPU v2/v3。
• HBM2E（2019 定義，2020 量產）：16 GB，3.6–4.0 Gbps，460–500 GB/s，技術成熟度最高。
• HBM3（2021 定義，2022 量產）：24 GB/堆疊，6.4 Gbps，頻寬 819 GB/s，用於 NVIDIA H100 等。
• HBM3E（2023 定義，2024 量產）：24 GB 或 36 GB，速率提升至約 9.8 Gbps，頻寬超 1 TB/s，用於 H200、B200 等。
• HBM4 及後續：JEDEC 正定義下一代，預計支援更大容量和更高頻率，可能引入混合鍵合等新技術。

HBM2E 的生命週期自 2020 年起至少延續至 2025 年，原因在於：

• A100 等基於 HBM2E 的 AI 加速器保有量極大，雲端服務商仍在擴容和維護相關例項。
• 一些推論專用晶片為平衡成本和效能而繼續採用成熟 HBM2E 方案。
• 特定市場中，出口管制限制更高等級的 HBM3/HBM3E，反而穩固了 HBM2E 需求。

從路線圖可見，HBM2E 是容量、頻寬與成本折衷的“甜點”區間。其 DRAM 工藝使用 1z nm 節點，後續 HBM3 已轉向 1β nm。中國儲存廠（如 CXMT）在 HBM 領域的產品版面配置，截至 2025 年 4 月公開資料未見量產，仍處於技術探索與專利申請階段。

6 上游

HBM2E 上游涵蓋矽材料、前道裝置、後道封裝裝置、封裝材料以及 EDA/IP 工具鏈。

6.1 矽晶圓與中介層

• 高純度矽片：用於製造 DRAM 裸片和矽中介層的 12 英寸矽晶圓主要由信越化學、SUMCO、環球晶圓、Siltronic 等供應，要求極低缺陷密度。
• 矽中介層代工：中介層的佈線層數在 3–4 層，線寬/線距可達 0.4/0.4 µm 以下，主要由台積電等晶圓廠以 65 nm 或更先進節點的 BEOL 工藝製造。此外，聯電、世界先進也嘗試提供中介層代工服務。

6.2 關鍵裝置

• 深矽刻蝕與 TSV 工藝：Lam Research（Syndion 刻蝕）、應用材料（Endura 系列 PVD/電鍍）、東京電子（TEL）的刻蝕和清洗裝置。
• 鍵合與堆疊：EV Group、SUSS MicroTec、Besi 等提供臨時鍵合/解鍵合裝置；熱壓鍵合裝置供應商包括 Besi、ASM Pacific。
• 先進封裝光刻：中介層和 RDL 層需要高解析度步進式光刻機，由 Nikon、Canon 或 ASML 提供。
• 測試與分選：Advantest、Teradyne 等提供 HBM 堆疊前的 KGD（已知良好裸片）測試與最終封裝測試。

6.3 封裝材料

• 微凸塊：銅柱凸塊（Cu Pillar）及焊料帽，涉及電鍍液、助焊劑等。
• 底填膠/成型材料：信越、住友、NAMICS 等供應高流動性、低應力 underfill 和 EMC。
• 熱介面材料：HBM 堆疊頂部與散熱蓋之間需高效能 TIM。

6.4 EDA 與 IP

EDA 廠商（Cadence、Synopsys、Siemens EDA）提供 2.5D/3D 封裝設計工具和驗證方案；HBM2E 的 PHY IP 由 Rambus、Synopsys、Cadence 等授權，有助於晶片設計商整合 HBM 介面。

整體而言，HBM 上游供應鏈高度集中於日本、中國臺灣、美國和歐洲裝置商，中國大陸企業尚處於被動角色。僅在封裝基板、部分低端材料環節有大陸廠商（如深南電路、興森科技等）參與，但直接面向 HBM2E 的供應占比極低。

7 下游

HBM2E 的最終載體是整合該記憶體的 AI/HPC 晶片及系統。下游需求可劃分為晶片設計、伺服器製造和終端雲端服務部署三個環節。

7.1 晶片整合

已知搭載 HBM2E 的主流晶片（截至 2023 年）：

• NVIDIA A100（Ampere 架構，2020 年釋出）：40 GB/80 GB HBM2E，頻寬約 2 TB/s，用於 AI 訓練與推論。
• NVIDIA A30、A10 等部分型號（部分使用 HBM2E 或 GDDR6，需核查）。
• AMD Instinct MI250/MI250X（CDNA2 架構，2021 年）：128 GB HBM2E，頻寬 3.2 TB/s（MI250X）。
• Intel Data Center GPU Max 系列（Ponte Vecchio，2023 年）：最大 128 GB HBM2E。
• Google TPU v4 雖主要採用 HBM2，但亦有報道部分版本整合 HBM2E（公開資料未見明確資訊）。
• AWS Trainium（第一代）搭載 HBM2 或 HBM2E（AWS 未公佈具體記憶體代際，業界推測為 HBM2E 或 HBM2）。

此外，一些 FPGA 加速卡（如 Intel Stratix 10 NX）和網路處理器也可能整合 HBM2E 作為快取。

7.2 伺服器與系統整合

HBM2E 晶片最終安裝在伺服器主機板或加速卡上，由 ODM/OEM 提供整體解決方案。主要伺服器廠商包括：

• 戴爾、HPE、聯想、超微（SuperMicro）、浪潮資訊、新華三等。
• 亞馬遜、微軟、Google等超大規模使用者定製白牌伺服器，直接向晶片廠商採購 GPU/ASIC。

7.3 終端雲端服務與應用

HBM2E 支撐的 AI 服務涵蓋自然語言處理（如 GPT-3/4 訓練所用 A100 叢集）、推薦系統、自動駕駛、科學模擬等。AWS、Microsoft Azure、Google Cloud、阿里雲端、百度雲端等均部署了大量 A100 或同等例項。

值得注意的是，隨著美國 BIS 2022/2023 年出口管制升級，A100/H100 等對中國出口受限，中國雲端廠商轉向本土晶片或受限型號（如 A800 等），但後者仍部分使用 HBM2E。HBM2E 的稀缺性在特定區域反而推升了囤貨需求。

8 受益公司

以下羅列在 HBM2E 價值鏈中獲得業務機會的主要企業（僅作產業研究羅列，不構成投資建議，也不涉及任何股價預測或買賣評等）：

8.1 儲存原廠（IDM）

• SK 海力士：HBM2E 市場佔有率最大（據 TrendForce 2022 年資料，約 50%），為 NVIDIA A100 主要供應商，具備從 DRAM 到封裝的完整能力。
• 三星電子：緊隨其後（份額約 40%），向 NVIDIA 及多家客戶供應 HBM2E，並通過 I-Cube 封裝平台提供一體化方案。
• 美光科技：份額約 10%，主要為特定客戶供貨，技術持續跟進。

8.2 先進封裝平台/代工

• 台積電：CoWoS-S 封裝平台是 HBM2E 與邏輯晶片整合的最廣泛採用方案，2021–2023 年 CoWoS 產能多次告急，嚴重製約 AI 晶片出貨。
• 安靠（Amkor）：提供 HBM 封裝與測試服務，客戶包括部分儲存原廠和晶片商。
• 日月光（ASE）：同樣具備 2.5D/3D 封裝能力，承接部分 HBM 相關訂單。

8.3 裝置與材料

• 應用材料、Lam Research、東京電子 等前道裝置商因 TSV 刻蝕、銅填充等需求受益。
• Besi、EV Group 等鍵合裝置商受益於堆疊工序。
• 信越化學、住友等 材料商在先進封裝材料市場的地位進一步提升。

8.4 國內企業機會

中國企業在 HBM2E 產業鏈中的直接參與度低，但存在間接受益環節：

• 長電科技、通富微電：先進封裝版面配置，但 HBM2E 級別訂單公開未見。
• 北方華創、中微公司：刻蝕和薄膜裝置正逐步進入先進封裝線，但距離 TSV 核心工藝尚有差距。
• 興森科技、深南電路：可提供 ABF 載板，部分用於 CoWoS 封裝基板，進入供應鏈但體量有限。

整體看，HBM2E 產業高度集中，大陸企業在關鍵節點仍需突破。

9 市場規模

對 HBM2E 的細分市場缺乏官方定數，以下為基於第三方機構資料與合理推算：

• 整體 HBM 市場規模：據 Yole Intelligence 釋出的《Memory Packaging 2023》報告，2022 年全球 HBM 營收約 20.4 億美元，較 2021 年約 8 億美元年增率大幅增長；2023 年因 H100 放量、HBM3 價格上升，市場翻番至約 40 億美元。
• HBM2E 份額：TrendForce 在 2022 年 5 月的報告中估計，2022 年 HBM2E 佔整體 HBM 出貨量（以位元計）約 65%–70%，對應營收約 13–14 億美元。2023 年隨著 HBM3 搶位，HBM2E 的出貨位元佔比逐步下降至約 40%，但因 HBM2E 單價低於 HBM3，營收佔比可能降至約 30%，即約 12 億美元。
• 單位出貨與價格：據 Omdia 資料（2023 年 2 月），2022 年 HBM 整體出貨量（以 8 Gb 顆粒等效）約 1.45 億顆。HBM2E 8 Gb 等效顆粒均價約 9–10 美元，單堆疊 16 GB（16 顆 8 Gb）價格約 150–180 美元（含封裝）。據此粗略推算，2022 年 HBM2E 堆疊出貨約 800–900 萬堆疊，營收在 13–15 億美元區間，與上述佔比分析一致。

這些數字應被視為方向性量級，而非精確財報。由於三大原廠未單獨揭露 HBM2E 營收，市場研究機構間也存在統計口徑差異，讀者需留意。

10 玩家對比

除前文參數列外，以下對比三家原廠在 HBM2E 領域的綜合競爭力。

維度	SK 海力士	三星電子	美光科技
市場推出時間	2019 年率先發布 16 GB HBM2E，2020 年量產	2020 年初發布 16 GB 4.0 Gbps 版本	2020 年釋出，量產稍晚
最大容量與速率	16 GB，3.6 Gbps；後續推出 4.0 Gbps 版本	16 GB，4.0 Gbps；可提供 12 Hi 版本	16 GB，3.6 Gbps
主要客戶	NVIDIA（A100）、AMD（MI250），雲端廠商	NVIDIA、AMD、部分晶片自研客戶	部分第二梯隊客戶，NVIDIA 驗證中
封裝整合能力	自研 MR-MUF 封裝，與 TSMC CoWoS 耦合	I-Cube 封裝（可自封裝），三星代工優勢	自有封裝，較少對外提供中介層整合
HBM 市場份額（2022）	~50%（TrendForce 2022）	~40%	~10%
產能擴張計劃	2022–2024 年大幅擴產 HBM3/HBM3E，HBM2E 產能部分轉產	積極投資 Pyeongtaek 工廠，HBM2E 仍在供應	擴充 HBM2E 和 HBM3 產線，但保守
下一代版面配置	主導 HBM3E，繫結 NVIDIA H200/B200	開拓 HBM3/HBM3E，爭取 NVIDIA 認可	跳過 HBM3，直接版面配置 HBM3E 或 HBM3 勉強

SK 海力士憑藉 MR-MUF 封裝工藝在散熱和堆疊良率上領先，是 HBM2E 時代最大贏家；三星依靠記憶體製程和代工生態具備較強的客戶獲取能力；美光則聚焦特定客戶和差異化產品。

需強調，以上部分客戶關係系基於公開