IT-988G

阅读时间：30 分钟

1. 摘要：AI芯片封装的“神经基板”突破

IT‑988G 是联茂电子（ITEQ）面向后摩尔时代算力需求推出的超低传输损耗、高耐热无卤素铜箔基板。在 AI 训练芯片单颗功耗突破千瓦、信号速率攀升至 224 Gbps‑PAM4 的今天，封装载板已不再是简单的物理载体，而是深度参与信号完整性、电源完整性以及热管理的核心部件。IT‑988G 的定义恰好落在这个临界点上——一种为 FC‑BGA 封装载板设计的 ultra‑low loss CCL，其核心使命是在 GPU、TPU 及高速交换芯片内部，维持单颗芯片每秒数太比特的互联带宽，同时将信号衰减、误码、串扰以及因损耗引发的辅助功耗严格抑制在设计窗口内。

该产品实现的技术特征极具针对性：10 GHz 下介电常数（Dk）稳定在 3.2‑3.6，损耗因子（Df）低于 0.005，玻璃转化温度（Tg）超越 180°C，Z 轴热膨胀系数（CTE）被控制在与硅芯片相差一个数量级之内，并完整兼容 mSAP 微细线路加工。这些数字背后对应的，是信号传输线每英寸插入损耗可降低 0.3‑0.5 dB，载板在多次无铅回流焊中保持平整，以及 9/12 μm 线宽间距下高良率成形的工程现实。

站在产业链的上空俯瞰，IT‑988G 处于封装材料价值金字塔的顶端——上游聚合特种低介电树脂、电子级玻璃布与超低轮廓电解铜箔；下游衔接 IC 载板巨擘，最终封装进 Nvidia B 系列、AMD Instinct 系列或自研 AI ASIC。它的存在直接决定了芯片能否在“物理可达”的频率与功耗边界内运行，是 AI 基础设施中被严重低估却不可替代的战略材料。

2. AI算力引爆基板材料革命：从FR‑4到Ultra Low Loss

过去十年，网络通信领域的高频化已推动覆铜板从标准 FR‑4（Df≈0.02）演进到 mid‑loss、low‑loss 等级。但当 AI 训练集群的内部互联从 56 Gbps 演至 112 Gbps PAM4，再向 224 Gbps 迈进时，物理定律对封装基板提出了近乎苛刻的要求。一颗典型的 AI 加速芯片，其 FC‑BGA 载板尺寸可达 80 mm×80 mm 乃至更大，内部布线总长可能超过 1 米，数十层堆叠的精细线路不仅承载高速差分信号，还要分配高达数百安培的电流。在此尺度上，基板介质损耗哪怕只有 0.001 的微弱增加，经过累加后也足以令接收端的眼图彻底闭合。

传统 FR‑4 与中损耗材料之所以失效，根本原因在于极性树脂（如环氧体系）在 GHz 频段的介电弛豫和较大的吸湿性，导致 Df 攀升以及 CAF 风险。而 IT‑988G 所处的“极低损耗”等级，将 Df 压至 0.005 以下，本质上是通过颠覆树脂化学结构来抑制极化损耗。联茂将之定位于无卤素、高 Tg 体系，兼具 UL94‑V0 阻燃等级，从而满足数据中心对防火安全与环保的双重要求。与此同时，AI 交换机芯片如 51.2T 的 Tomahawk 5 同样依赖超低损耗载板来维持 112 Gbps SerDes 的信号质量，这进一步拓宽了 IT‑988G 的需求边界。

可以说，封装基板材料已从幕后走向台前，成为算力竞赛的“物理咽喉”。只要芯片设计工艺不能脱离有机载板，极低损耗 CCL 的迭代速度就直接映射为 AI 硬件一代的性能天花板。IT‑988G 正是这一代际交替中的关键注脚。

3. IT‑988G关键性能指标与等级划分

按照 IPC‑4101 系列标准与业界通用惯例，CCL 通常依据 Df 进行等级切割：standard loss（Df≥0.02）、mid loss（0.01‑0.02）、low loss（0.005‑0.01）、very low loss（0.003‑0.005）、ultra low loss（<0.003）。IT‑988G 正式公布的数据将其归入 very low loss 至 ultra low loss 的交界区间。以 10 GHz 为参考点，其典型 Df 值可达到 0.0042，Dk 控制在 3.45 左右，且在 ‑55 °C 至 125 °C 范围内漂移极微。这一表现足以满足 IEEE 802.3ck 等 112 Gbps 通道规范对基板损耗的预算分配。

除电性能外，热机械指标体系是封装良率与长期可靠性的保障。IT‑988G 的 Tg（DMA 法）典型值超过 190 °C，在 T300（300 °C 下到分层时间）可超过 60 分钟，表明其承受多次无铅回流焊的能力。Z 轴 CTE 在 Tg 以下（α1）约 8‑12 ppm/°C，α2 阶段控制在 25‑30 ppm/°C，较低的 α1 使得冷热冲击中铜孔壁与树脂界面的应力大幅缓解。吸水率控制在 0.12% 左右，有效抑制了潮气引发的爆板与信号漂移。

另外，与 mSAP 细线路工艺适配的剥离强度（>0.7 N/mm）、表面粗糙度（铜箔 Rz<2.0 μm）以及玻璃布处理度，一同构成了完整的评估拼图。将这些参数放进一张雷达图中，IT‑988G 几乎在每一个维度都达到了对 AI 封装基板需求的全覆盖，成为载板厂在设计高端产品时的首选芯层材料之一。

4. 介电工程（上）：极低Dk/Df的实现机制

在射频与毫米波工程中，信号传播速度与特性阻抗很大程度上取决于介质的介电常数，而能量损耗则分为介质损耗与导体损耗。IT‑988G 能够实现超低损耗，首要在于对介质损耗的源头进行分子级设计。介质损耗的本质是交变电场中偶极子取向极化的迟滞与摩擦。环氧树脂因含有大量羟基、环氧基团，极性高且易吸湿，因而在高频下表现出较高 Df。联茂在 IT‑988G 中采用了极低极性树脂体系，业界推测为碳氢树脂（hydrocarbon resin）与改性聚苯醚（PPO）的共混或共聚体系。这类树脂的分子链中极性基团密度极低，偶极矩小，且分子骨架的刚性使得极化弛豫时间极短，从而将 10 GHz 下的 Df 压至 0.004 以下。

与此同时，玻璃布的选择同样举足轻重。传统的 E‑glass 含较多碱金属氧化物，不仅增大 Dk（约 6.5），且极性较高。IT‑988G 配套采用低介电玻璃布，如 NE‑Glass（Dk≈4.8，Df≈0.003）或 Q‑Glass（石英玻纤，Dk≈3.7，Df≈0.0004）。利用低 Dk 玻璃布可降低整体有效 Dk，并在玻纤束与树脂富集区之间减小 Dk 不均造成的信号偏斜。此外，树脂中还会引入亚微米级球形二氧化硅填料，进一步调制 Dk 并降低热膨胀系数，但需严格控制填料含量与分布，以免劣化 Df 和加工性。

抗湿性则是维持 Df 长期稳定的另一关键。IT‑988G 的无卤素配方通过添加疏水性交联剂与特殊界面偶联剂，将吸水率压至极低，确保在潮湿环境下（例如未开机时有高湿风险）Df 的增量不超过 3%，避免系统性能漂移。

5. 介电工程（下）：超低轮廓铜箔与导体损耗控制

当信号频率升至数十 GHz 后，趋肤效应使电流集中在铜箔表层几微米的深度内。对于铜箔表面粗糙度 Rz 为 4‑5 μm 的常规 HTE 箔，信号传播路径变长，等效电阻增大，进而产生显著的导体损耗。IT‑988G 配套的超低轮廓（VLP）电解铜箔，其光面 Rz 可低至 1.5‑2.0 μm，与平滑树脂界面结合时，导体损耗可降低 10%‑15%。该箔材的制造工艺通过精密电沉积参数控制，在阴极钛轮表面形成细密均匀的晶粒，并辅以表面粗化处理工艺（如微小瘤状颗粒附着），在保证与树脂间剥离强度的前提下，把粗糙度降至最低。

界面粘合力的平衡是 VLP 铜箔应用的技术难点。过于光滑的表面会导致剥离强度不足，在载板经历多次热循环或机械应力时发生铜箔起泡、脱层。IT‑988G 体系采用改性树脂配方浸入铜箔表面的微细凹凸中，形成物理锚定与化学键合的双重结合，从而使剥离强度稳定在 0.75 N/mm 以上，高于 IPC 标准要求。这对于 mSAP 工艺特别关键，因为半加成法在极细线路成形中，铜线与基底的结合界面面积非常小，任何微剥离都可能导致开路。

不仅是铜箔的初始粗糙度，其高温氧化行为同样影响损耗。IT‑988G 所用的铜箔经过抗高温氧化处理，在压合、固化过程中粗糙面不被过度粗化或氧化，维持传输线剖面的几何完整性。此外，该 CCL 还可以定制搭配反转处理铜箔（RTF）以满足某些载板厂工艺偏好，但核心目的依然是实现“低粗糙度、高抗剥离”这个矛盾目标的帕累托最优。

6. 力学与热机械协同：高Tg与低CTE设计哲学

大型 FC‑BGA 封装在器件工作与温循测试中，会经历 ‑55 °C 到 +150 °C 的剧烈温度摆动。有机基板与硅芯片（CTE≈2.8‑3.5 ppm/°C）的失配应力集中在焊球、倒装凸点以及填充底胶上，是导致封装早期失效的主因之一。IT‑988G 的热机械哲学是从树脂交联密度、填料体系与玻璃布三维约束三方面着手，将基板的有效 CTE 降至与硅尽量匹配。

在树脂端，通过增加交联点密度和引入刚性链段，使热固化后的高分子网络具有更高的 Tg 和更低的热膨胀自由体积。Tg 值越高，意味着基板在更高的温度范围内仍处于玻璃态，维持低 CTE α1，且避免在回流焊高峰温度（~260 °C）下发生急剧软化。IT‑988G 的 Tg 普遍超过 190 °C，α1 CTE 可控制在 10 ppm/°C 以下，较传统高 Tg FR‑4 缩小了 30% 以上。

在结构层面，半固化片中的玻璃布提供了平面方向（X‑Y）的低膨胀骨架。NE‑Glass 或 Q‑Glass 不仅在片层方向具有接近硅的 CTE（约 3‑4 ppm/°C），且其编织结构经精密开纤和扁平化处理，能够有效束缚树脂膨胀，使得成品的 X‑Y CTE 降低至 6‑8 ppm/°C，极大缓解了焊点剪切应变。Z 轴方向则依赖填料与树脂的协同，IT‑988G 引入的高球形度硅微粉可物理占据树脂体积，抑制热膨胀并提升模量。多层板叠构时，这一组合使整体翘曲度降低至 <0.5%，即使在 100 mm×100 mm 级大尺寸载板上，也能满足贴装平整度要求，避免局部虚焊。

7. 绝缘可靠性与长效抗CAF机制

AI 芯片封装载板的线宽线距已进入 9/12 μm 及以下，相邻导线间的场强急剧上升，加上使用环境的温湿度与偏压条件（如 85 °C / 85% RH / 10 V），为导电阳极细丝（CAF）的生长提供了驱动力。CAF 生长路径通常沿着玻璃纤维与树脂的界面，铜离子在电场与水的协同下迁移、还原并形成导电枝晶，导致线路间绝缘电阻下降甚至短路。IT‑988G 的抗 CAF 设计是一种“界面工程”防御。

首先，联茂采用特殊偶联剂对玻璃布进行表面处理，化学键合增强玻纤与有机树脂的界面亲和性，消除微毛细管缝隙，阻碍水分子聚集与离子迁移通道。其次，树脂配方中添加了离子捕捉剂和疏水组分，能够将游离的铜离子螯合固定，降低其电迁移活性。同时，无卤素配方中阻燃剂选择亦极为讲究，传统的某些磷系阻燃剂以及分解产物可能形成离子污染物，而 IT‑988G 选用的阻燃体系在高温高湿下不易析出游离酸根或卤离子，从而减少了电解质来源。

在评估层面，联茂执行从严的 CAF 测试：将梳形图案置于 85‑130 °C、85% RH、持续偏压环境下长达 1000 小时，要求绝缘电阻始终维持在 10^8 Ω 以上，且无任何短路失效。实际测试中 IT‑988G 的 CAF 中位失效时间远超 1000 小时，甚至可达 2000 小时，展现出对 AI 芯片长寿命高可靠性要求的全面回应。

8. 材料配方体系解密：树脂·玻纤·填料三驾马车

IT‑988G 绝非一种单一树脂的简单配方，而是涉及树脂化学、表面科学和填料工程的复杂材料系统。其有机主体推测采用双组分互穿网络（IPN）结构：一方是低极性碳氢树脂，提供极低的 Dk/Df 基值与疏水性；另一方则为改性聚苯醚（PPO）或苯并环丁烯类反应性齐聚物，赋予体系高 Tg、优良的粘结力及热压流动性。该相分离微观结构能够在不明显提升 Df 的前提下，改善材料脆性并提高对铜箔的粘合。无卤阻燃的实现，则引入了磷杂菲（DOPO）衍生物、含氮化合物或纳米级有机磷阻燃剂，使其分解温度高于 350 °C，确保在封装工艺温度下不会提前分解。

玻纤层面，NE‑Glass 因其适中的 Dk、低 Df 和加工经济性，成为 IT‑988G 的主流选择。对于要求更极端 Dk 的场景，可换用 Q‑Glass，使层间介质更接近空气，但成本与钻孔难度有所增加。联茂通过优化玻璃布的树脂浸润性（wet‑out），使半固化片树脂含量均一性达到 ±1.5%，抑制了载板内层的 Dk 局部偏差。

无机填料除二氧化硅外，也可能引入少量钛白粉或氧化铝来进一步微调 CTE、提高导热系数。填料的粒度分布被精心设计为多峰分布，以增加填充密度而不显著提高树脂糊黏度，保证在积层层压时仍具备良好的填充间隙能力。这种材料配方上的高度精炼，正是 IT‑988G 能在电性、热机械、可靠性与工艺性之间取得罕见平衡的源头。

9. mSAP微细线路加工工艺兼容性解析

当封装载板迈入 10 μm 线宽线距时代，传统减成法已无能为力，半加成（mSAP）工艺成为主流。mSAP 的关键步骤是先在一层薄底铜上形成图形抗镀膜，再电镀增厚线路，最后快速蚀刻掉非线路区域的薄底铜。这一工艺对基材提出了极为苛刻的要求：底铜的平整度直接影响光刻解析力，铜箔与基材的结合力必须承受电镀及后续湿制程的冲击，且蚀刻后不得有底切。

IT‑988G 与对应 VLP 铜箔的组合，恰好在这些维度上得到优化。其低于 2 μm 的 Rz 使得平整的铜表面上可以均匀涂布超细光致抗蚀剂，减少了因表面起伏造成的曝光聚焦差异，从而提升线宽均匀性。同时，树脂体系在高温电镀浴中保持稳定，无溶胀、无龟裂。剥离强度在室温及 125 °C 下均保持稳定，可耐受长时间的化学铜、电镀铜循环。

在积层方向，IT‑988G 作为芯层材料，需与增层膜（如味之素 ABF）相容。芯层表面的形貌与化学活性直接影响积层膜的附着。联茂对 IT‑988G 表面进行棕化处理促进微粗糙化，并调整树脂表面能，使得 ABF 的附着力大于 0.5 N/mm，满足积层叠构要求。此外，在激光钻孔与填孔电镀工序中，树脂的低吸湿性和良好的热分解特性避免了孔壁爆裂。这些工艺窗口的拓展，使载板厂可以采用与 ABF 膜类似的流程参数，在大规模量产中实现 90% 以上的细线路良率。

10. 从GPU到交换机：IT‑988G典型封装应用剖析

以 Nvidia Blackwell 架构 GPU 为例，其旗舰芯片通过 FC‑BGA 封装集成两颗大型计算裸片与 8 颗 HBM3E 内存堆栈，中介层与封装载板之间需要处理 10 TB/s 级别的带宽。该载板通常为 16‑24 层高密度互连板，芯层（core）采用 2‑4 层 IT‑988G 材料充当刚性骨架与信号布线，上下两面通过 ABF 积层逐次新增微细线路。IT‑988G 作为芯层，直接承载高速全局信号、电源分配与差分时钟线，其极低损耗特性确保信号从一端至另一端所需付出的均衡功耗大幅降低。

AMD Instinct MI300 系列采用了更复杂的扇出与硅中介层混合结构，但底层封装载板同样使用极低损耗 CCL 来连接各个 Chiplet。而自研 AI ASIC（如 Google TPU、Amazon Trainium 等）尽管芯片架构各异，封装基板面积与层数居高不下，仍高度依赖此类超低损耗芯层材料。交换机侧，51.2T 交换芯片的 FC‑BGA 载板尺寸常超过 60 mm×60 mm，拥有大量 112 Gbps SerDes 通道，其损耗预算是制约交换容量扩展的关键。IT‑988G 在这些场景中为板级信号完整性留出了宝贵的余量，使系统工程师可以在通道设计上获得更大的布线自由度，或采用更低成本的背板互连。

可以毫不夸张地说，无论是云端训练、推理还是数据中心网络，物理瓶颈往往不在硅片内，而在芯片通往外部世界的最后几英寸基板上。IT‑988G 以其极低损耗，成为捅破这层天花板的重要工具。

11. 产业链全景图与价值分配

IT‑988G 的诞生与流转是一条横跨化工、材料、精密制造、封测及系统的复杂产业链。最上游是特种树脂供应商。碳氢树脂及改性 PPO 的寡头供应方以北美与日本企业为主，如 SABIC、旭化成等，它们掌控着低介电聚合物的纯化和改性技术。低介电玻璃布则由日本纺绩、旭化成等提供 NE‑Glass 等品种，全球仅 3‑4 家具备量产能力。超低轮廓铜箔的供应格局集中在三井金属、古河电工等日系及部分台系铜箔厂，其表面处理工艺是核心机密。

中游是 CCL 制造商，联茂凭借 IT‑988G 进入 AI 封装核心材料清单，与台湾另一大厂台光电（其 EM‑89x 系列）形成直接竞争。生益科技等大陆企业也在加速追赶。CCL 毛利率远高于常规 FR‑4，定价权更取决于电性能与可靠性认证，且客户（载板厂）更换认证周期长达 6‑12 个月，具有典型的技术粘性。

下游 IC 载板厂如欣兴、景硕、南亚、IBIDEN 等将 IT‑988G 压合芯板，叠加 ABF 膜制造成最终载板，再交付给台积电等代工厂或封测厂进行芯片组装。最终载板价值可达数百美元，而芯板材料成本仅约占 5%‑10%，但一旦材料出现批次性缺陷，将导致整板报废，因此载板厂对 CCL 品质一致性的要求极为严苛。这种价值链自下而上的质量放大效应，使得 IT‑988G 这样的极低损耗 CCL 具备极高的战略杠杆，少量的单价变动与认证突破即可撬动巨大的市场份额。

12. 竞争格局：全球极低损耗CCL供应商对标

目前，能稳定向先进 FC‑BGA 载板提供极低损耗 CCL 的厂商不超过 5 家，联茂、台光、生益、松下及日立化成（并入昭和电工）构成主要竞争圈。下表对其典型产品进行了横向比对。

联茂 IT‑988G 的优势在于电性与热机械性能的均衡，尤其是较低 Df 配合高 Tg 和中等 CTE，同时兼顾良好的 mSAP 工艺适应性，在成本与性能之间具有竞争力。松下 M7 虽然 Tg 极高，但在无卤化版本上受限制，且加工窗口略窄。台光 EM‑891 在载板市场拥有先发认证优势，但联茂正通过积极扩产和加速认证来缩小差距。生益科技依托中国国产化替代浪潮，在信创及部分服务器市场取得突破，但其 Df 稍高，进入顶级 GPU 供应链尚需进一步认证。整体而言，AI 封装需求的爆发为这一原本狭窄的细分市场注入了巨大的增长与洗牌动力，任何一家厂商在该领域的成功，都会重塑全球封装材料供应版图。

13. 从IT‑988G到未来：技术演进与玻璃基板挑战

随着 224 Gbps‑PAM4 信号的标准化提上日程，封装基板损耗预算将压缩至令人窒息的水平，业界预测届时要求基板材料的 Df 在 10 GHz 下进一步降至 0.002‑0.003。这将推动 IT‑988G 的后继者在树脂体系上进一步深化，方向可能包括全碳氢交联体系、液晶聚合物（LCP）共混、低聚倍半硅氧烷（POSS）杂化等前沿方案，以将偶极极化损耗逼至物理极限。同时，玻璃布可能全面向 Q‑Glass 或更低 Dk 的有机纤维迁移。

然而，有机 CCL 路线的最强挑战来自玻璃基板。英特尔、三星等已演示了采用玻璃芯的封装载板，其优异刚度和与硅匹配的 CTE 可彻底取消有机芯层，且玻璃超低损耗特性更利于更高频应用。对此，联茂等 CCL 厂商亦在布局玻璃基封装材料、有机‑无机复合基材。但玻璃基板在脆性、激光通孔、金属化等方面仍存在工程难题，大规模量产至少需 3‑5 年。在此窗口期内，IT‑988G 及同代材料依然是唯一可量产验证的超低损耗方案，并将在中期内继续演进，巩固自身市场。

另一个演进维度是载板面积持续放大，单颗 AI 芯片的封装边长可能逼近 120 mm。这对材料的沉积均匀性、压合流胶特性及翘曲控制提出了极限挑战。联茂已着手开发相应的大版面均一化半固化片及更高模量的配方，IT‑988G 系列将衍生出专门针对超大封装的高刚性版本（G‑Plus），以匹配下一代 AI 处理器的物理形态需求。

14. 行业痛点与攻坚方向：成本、良率与超大封装极限

尽管 IT‑988G 性能卓越，其大规模推广仍面临几大瓶颈。首当其冲的是高昂的制造成本。低介电树脂、NE‑Glass 及 VLP 铜箔的价格分别是常规材料的多倍，且半固化片浸润、压合工艺窗口窄，导致一次良率低于普通 CCL。封装载板厂需要昂贵的超精细加工设备与百级洁净车间来处理此类材料，使得配备 IT‑988G 芯板的载板单价居高不下。在 AI 整机成本日益敏感的背景下，业界不断寻求在不牺牲性能前提下降低材料单位成本的方法，如采用更薄的芯层、优化玻纤等级等。

其次，超大尺寸封装（>90 mm×90 mm）的翘曲问题始终是梦魇。即使 CTE 搭配已接近极限，绝对的尺寸仍会在温变中产生显著的边缘位移。联茂与载板厂正通过构建仿真模型以及引入梯度材料结构（芯层与 ABF 层组合 CTE 更为匹配）来降低翘曲风险。此外，随着层数突破 24 层，对芯板层间对准精度的要求已达 ±5 μm，任何局部的玻纤编织不均或树脂流动不均都会导致层偏失效。行业正开发在线 CTE 监控与智能压合手段，以实现亚微米级制程控制。

可靠性侧，虽然 IT‑988G 经过了严苛验证，但在 1000 次以上更严酷的热循环（‑65 °C / +175 °C）及高偏压综合工况下，基板的微小缺陷可能被放大。AI 芯片因长时间连续运行，还需要关注树脂热氧老化对介电性能的长时漂移。这些都构成了材料改进与资格认证所必须持续攻克的工程难题。

15. 结论：物理基板决定算力上限

IT‑988G 绝非一份孤立的化学配方书，而是凝聚了有机高分子物理、电介质科学、精密加工工程与系统可靠性哲学于一体的工程整合杰作。它的出现，通过将基板介质损耗压低到接近石英纤维理论边界，为 AI 芯片内部海量数据信号的自由驰骋开辟了清晰的物理通道。没有这样的材料，无论晶体管缩微到几纳米，芯片间的互连瓶颈都无从突破。因此，在 AI 算力的宏大叙事中，IT‑988G 这类极低损耗 CCL 扮演着“底层的底层”的关键角色。

展望未来，随着 AI 产业从模型训练转向推理泛在化，封装载板需求将指数级爆发，对材料一致性与批量交付能力的要求也将提升至全新高度。联茂借助 IT‑988G 的突破，已稳固占据了半导体封装基板材料的第一梯队。但竞争永无休止，从玻璃基板的步步紧逼到更低 Df 树脂的赛跑，每一次材料革新都将重新划定价值边界。投资者与产业链决策者应深刻认识到，在摩尔定律逐渐式微的当下，封装基板材料的进化速度，正在成为算力天花板的核心度量衡。而 IT‑988G 正是这一趋势下，值得大写特写的典范样本。