IT-988G

閱讀時間：30 分鐘

1. 摘要：AI晶片封裝的“神經基板”突破

IT‑988G 是聯茂電子（ITEQ）面向後摩爾時代算力需求推出的超低傳輸損耗、高耐熱無鹵素銅箔基板。在 AI 訓練晶片單顆功耗突破千瓦、訊號速率攀升至 224 Gbps‑PAM4 的今天，封裝載板已不再是簡單的物理載體，而是深度參與訊號完整性、電源完整性以及熱管理的核心部件。IT‑988G 的定義恰好落在這個臨界點上——一種為 FC‑BGA 封裝載板設計的 ultra‑low loss CCL，其核心使命是在 GPU、TPU 及高速交換晶片內部，維持單顆晶片每秒數太位元的互聯頻寬，同時將訊號衰減、誤碼、串擾以及因損耗引發的輔助功耗嚴格抑制在設計視窗內。

該產品實現的技術特徵極具針對性：10 GHz 下介電常數（Dk）穩定在 3.2‑3.6，損耗因子（Df）低於 0.005，玻璃轉化溫度（Tg）超越 180°C，Z 軸熱膨脹係數（CTE）被控制在與矽晶片相差一個數量級之內，並完整相容 mSAP 微細線路加工。這些數字背後對應的，是訊號傳輸線每英寸插入損耗可降低 0.3‑0.5 dB，載板在多次無鉛迴流焊中保持平整，以及 9/12 μm 線寬間距下高良率成形的工程現實。

站在產業鏈的上空俯瞰，IT‑988G 處於封裝材料價值金字塔的頂端——上游聚合特種低介電樹脂、電子級玻璃布與超低輪廓電解銅箔；下游銜接 IC 載板巨擘，最終封裝進 Nvidia B 系列、AMD Instinct 系列或自研 AI ASIC。它的存在直接決定了晶片能否在“物理可達”的頻率與功耗邊界內執行，是 AI 基礎設施中被嚴重低估卻不可替代的戰略材料。

2. AI算力引爆基板材料革命：從FR‑4到Ultra Low Loss

過去十年，網路通訊領域的高頻化已推動覆銅板從標準 FR‑4（Df≈0.02）演進到 mid‑loss、low‑loss 等級。但當 AI 訓練叢集的內部互聯從 56 Gbps 演至 112 Gbps PAM4，再向 224 Gbps 邁進時，物理定律對封裝基板提出了近乎苛刻的要求。一顆典型的 AI 加速晶片，其 FC‑BGA 載板尺寸可達 80 mm×80 mm 乃至更大，內部佈線總長可能超過 1 米，數十層堆疊的精細線路不僅承載高速差分訊號，還要分配高達數百安培的電流。在此尺度上，基板介質損耗哪怕只有 0.001 的微弱增加，經過累加後也足以令接收端的眼圖徹底閉合。

傳統 FR‑4 與中損耗材料之所以失效，根本原因在於極性樹脂（如環氧體系）在 GHz 頻段的介電弛豫和較大的吸溼性，導致 Df 攀升以及 CAF 風險。而 IT‑988G 所處的“極低損耗”等級，將 Df 壓至 0.005 以下，本質上是通過顛覆樹脂化學結構來抑制極化損耗。聯茂將之定位於無鹵素、高 Tg 體系，兼具 UL94‑V0 阻燃等級，從而滿足資料中心對防火安全與環保的雙重要求。與此同時，AI 交換器晶片如 51.2T 的 Tomahawk 5 同樣依賴超低損耗載板來維持 112 Gbps SerDes 的訊號質量，這進一步拓寬了 IT‑988G 的需求邊界。

可以說，封裝基板材料已從幕後走向臺前，成為算力競賽的“物理咽喉”。只要晶片設計工藝不能脫離有機載板，極低損耗 CCL 的迭代速度就直接對映為 AI 硬體一代的效能天花板。IT‑988G 正是這一代際交替中的關鍵註腳。

3. IT‑988G關鍵效能指標與等級劃分

按照 IPC‑4101 系列標準與業界通用慣例，CCL 通常依據 Df 進行等級切割：standard loss（Df≥0.02）、mid loss（0.01‑0.02）、low loss（0.005‑0.01）、very low loss（0.003‑0.005）、ultra low loss（<0.003）。IT‑988G 正式公佈的資料將其歸入 very low loss 至 ultra low loss 的交界區間。以 10 GHz 為參考點，其典型 Df 值可達到 0.0042，Dk 控制在 3.45 左右，且在 ‑55 °C 至 125 °C 範圍內漂移極微。這一表現足以滿足 IEEE 802.3ck 等 112 Gbps 通道規範對基板損耗的預算分配。

除電效能外，熱機械指標體系是封裝良率與長期可靠性的保障。IT‑988G 的 Tg（DMA 法）典型值超過 190 °C，在 T300（300 °C 下到分層時間）可超過 60 分鐘，表明其承受多次無鉛迴流焊的能力。Z 軸 CTE 在 Tg 以下（α1）約 8‑12 ppm/°C，α2 階段控制在 25‑30 ppm/°C，較低的 α1 使得冷熱衝擊中銅孔壁與樹脂介面的應力大幅緩解。吸水率控制在 0.12% 左右，有效抑制了潮氣引發的爆板與訊號漂移。

另外，與 mSAP 細線路工藝適配的剝離強度（>0.7 N/mm）、表面粗糙度（銅箔 Rz<2.0 μm）以及玻璃布處理度，一同構成了完整的評估拼圖。將這些引數放進一張雷達圖中，IT‑988G 幾乎在每一個維度都達到了對 AI 封裝基板需求的全覆蓋，成為載板廠在設計高階產品時的首選芯層材料之一。

4. 介電工程（上）：極低Dk/Df的實現機制

在射頻與毫米波工程中，訊號傳播速度與特性阻抗很大程度上取決於介質的介電常數，而能量損耗則分為介質損耗與導體損耗。IT‑988G 能夠實現超低損耗，首要在於對介質損耗的源頭進行分子級設計。介質損耗的本質是交變電場中偶極子取向極化的遲滯與摩擦。環氧樹脂因含有大量羥基、環氧基團，極性高且易吸溼，因而在高頻下表現出較高 Df。聯茂在 IT‑988G 中採用了極低極性樹脂體系，業界推測為碳氫樹脂（hydrocarbon resin）與改性聚苯醚（PPO）的共混或共聚體系。這類樹脂的分子鏈中極性基團密度極低，偶極矩小，且分子骨架的剛性使得極化弛豫時間極短，從而將 10 GHz 下的 Df 壓至 0.004 以下。

與此同時，玻璃布的選擇同樣舉足輕重。傳統的 E‑glass 含較多鹼金屬氧化物，不僅增大 Dk（約 6.5），且極性較高。IT‑988G 配套採用低介電玻璃布，如 NE‑Glass（Dk≈4.8，Df≈0.003）或 Q‑Glass（石英玻纖，Dk≈3.7，Df≈0.0004）。利用低 Dk 玻璃布可降低整體有效 Dk，並在玻纖束與樹脂富集區之間減小 Dk 不均造成的訊號偏斜。此外，樹脂中還會引入亞微米級球形二氧化矽填料，進一步調變 Dk 並降低熱膨脹係數，但需嚴格控制填料含量與分佈，以免劣化 Df 和加工性。

抗溼性則是維持 Df 長期穩定的另一關鍵。IT‑988G 的無鹵素配方通過新增疏水性交聯劑與特殊介面偶聯劑，將吸水率壓至極低，確保在潮溼環境下（例如未開機時有高溼風險）Df 的增量不超過 3%，避免系統性能漂移。

5. 介電工程（下）：超低輪廓銅箔與導體損耗控制

當訊號頻率升至數十 GHz 後，趨膚效應使電流集中在銅箔表層幾微米的深度內。對於銅箔表面粗糙度 Rz 為 4‑5 μm 的常規 HTE 箔，訊號傳播路徑變長，等效電阻增大，進而產生顯著的導體損耗。IT‑988G 配套的超低輪廓（VLP）電解銅箔，其光面 Rz 可低至 1.5‑2.0 μm，與平滑樹脂介面結合時，導體損耗可降低 10%‑15%。該箔材的製造工藝通過精密電沉積引數控制，在陰極鈦輪表面形成細密均勻的晶粒，並輔以表面粗化處理工藝（如微小瘤狀顆粒附著），在保證與樹脂間剝離強度的前提下，把粗糙度降至最低。

介面粘合力的平衡是 VLP 銅箔應用的技術難點。過於光滑的表面會導致剝離強度不足，在載板經歷多次熱迴圈或機械應力時發生銅箔起泡、脫層。IT‑988G 體系採用改性樹脂配方浸入銅箔表面的微細凹凸中，形成物理錨定與化學鍵合的雙重結合，從而使剝離強度穩定在 0.75 N/mm 以上，高於 IPC 標準要求。這對於 mSAP 工藝特別關鍵，因為半加成法在極細線路成形中，銅線與基底的結合介面面積非常小，任何微剝離都可能導致開路。

不僅是銅箔的初始粗糙度，其高溫氧化行為同樣影響損耗。IT‑988G 所用的銅箔經過抗高溫氧化處理，在壓合、固化過程中粗糙面不被過度粗化或氧化，維持傳輸線剖面的幾何完整性。此外，該 CCL 還可以定製搭配反轉處理銅箔（RTF）以滿足某些載板廠工藝偏好，但核心目的依然是實現“低粗糙度、高抗剝離”這個矛盾目標的帕累托最優。

6. 力學與熱機械協同：高Tg與低CTE設計哲學

大型 FC‑BGA 封裝在器件工作與溫循測試中，會經歷 ‑55 °C 到 +150 °C 的劇烈溫度擺動。有機基板與矽晶片（CTE≈2.8‑3.5 ppm/°C）的失配應力集中在焊球、倒裝凸點以及填充底膠上，是導致封裝早期失效的主因之一。IT‑988G 的熱機械哲學是從樹脂交聯密度、填料體系與玻璃布三維約束三方面著手，將基板的有效 CTE 降至與矽儘量匹配。

在樹脂端，通過增加交聯點密度和引入剛性鏈段，使熱固化後的高分子網路具有更高的 Tg 和更低的熱膨脹自由體積。Tg 值越高，意味著基板在更高的溫度範圍內仍處於玻璃態，維持低 CTE α1，且避免在迴流焊高峰溫度（~260 °C）下發生急劇軟化。IT‑988G 的 Tg 普遍超過 190 °C，α1 CTE 可控制在 10 ppm/°C 以下，較傳統高 Tg FR‑4 縮小了 30% 以上。

在結構層面，半固化片中的玻璃布提供了平面方向（X‑Y）的低膨脹骨架。NE‑Glass 或 Q‑Glass 不僅在片層方向具有接近矽的 CTE（約 3‑4 ppm/°C），且其編織結構經精密開纖和扁平化處理，能夠有效束縛樹脂膨脹，使得成品的 X‑Y CTE 降低至 6‑8 ppm/°C，極大緩解了焊點剪下應變。Z 軸方向則依賴填料與樹脂的協同，IT‑988G 引入的高球形度矽微粉可物理佔據樹脂體積，抑制熱膨脹並提升模量。多層板疊構時，這一組合使整體翹曲度降低至 <0.5%，即使在 100 mm×100 mm 級大尺寸載板上，也能滿足貼裝平整度要求，避免區域性虛焊。

7. 絕緣可靠性與長效抗CAF機制

AI 晶片封裝載板的線寬線距已進入 9/12 μm 及以下，相鄰導線間的場強急劇上升，加上使用環境的溫溼度與偏壓條件（如 85 °C / 85% RH / 10 V），為導電陽極細絲（CAF）的生長提供了驅動力。CAF 生長路徑通常沿著玻璃纖維與樹脂的介面，銅離子在電場與水的協同下遷移、還原並形成導電枝晶，導致線路間絕緣電阻下降甚至短路。IT‑988G 的抗 CAF 設計是一種“介面工程”防禦。

首先，聯茂採用特殊偶聯劑對玻璃布進行表面處理，化學鍵合增強玻纖與有機樹脂的介面親和性，消除微毛細管縫隙，阻礙水分子聚集與離子遷移通道。其次，樹脂配方中添加了離子捕捉劑和疏水組分，能夠將游離的銅離子螯合固定，降低其電遷移活性。同時，無鹵素配方中阻燃劑選擇亦極為講究，傳統的某些磷系阻燃劑以及分解產物可能形成離子汙染物，而 IT‑988G 選用的阻燃體系在高溫高溼下不易析出游離酸根或滷離子，從而減少了電解質來源。

在評估層面，聯茂執行從嚴的 CAF 測試：將梳形圖案置於 85‑130 °C、85% RH、持續偏壓環境下長達 1000 小時，要求絕緣電阻始終維持在 10^8 Ω 以上，且無任何短路失效。實際測試中 IT‑988G 的 CAF 中位失效時間遠超 1000 小時，甚至可達 2000 小時，展現出對 AI 晶片長壽命高可靠性要求的全面回應。

8. 材料配方體系解密：樹脂·玻纖·填料三駕馬車

IT‑988G 絕非一種單一樹脂的簡單配方，而是涉及樹脂化學、表面科學和填料工程的複雜材料系統。其有機主體推測採用雙組分互穿網路（IPN）結構：一方是低極性碳氫樹脂，提供極低的 Dk/Df 基值與疏水性；另一方則為改性聚苯醚（PPO）或苯並環丁烯類反應性齊聚物，賦予體系高 Tg、優良的粘結力及熱壓流動性。該相分離微觀結構能夠在不明顯提升 Df 的前提下，改善材料脆性並提高對銅箔的粘合。無滷阻燃的實現，則引入了磷雜菲（DOPO）衍生物、含氮化合物或奈米級有機磷阻燃劑，使其分解溫度高於 350 °C，確保在封裝工藝溫度下不會提前分解。

玻纖層面，NE‑Glass 因其適中的 Dk、低 Df 和加工經濟性，成為 IT‑988G 的主流選擇。對於要求更極端 Dk 的場景，可換用 Q‑Glass，使層間介質更接近空氣，但成本與鑽孔難度有所增加。聯茂通過最佳化玻璃布的樹脂浸潤性（wet‑out），使半固化片樹脂含量均一性達到 ±1.5%，抑制了載板內層的 Dk 區域性偏差。

無機填料除二氧化矽外，也可能引入少量鈦白粉或氧化鋁來進一步微調 CTE、提高導熱係數。填料的粒度分佈被精心設計為多峰分佈，以增加填充密度而不顯著提高樹脂糊黏度，保證在積層層壓時仍具備良好的填充間隙能力。這種材料配方上的高度精煉，正是 IT‑988G 能在電性、熱機械、可靠性與工藝性之間取得罕見平衡的源頭。

9. mSAP微細線路加工工藝相容性解析

當封裝載板邁入 10 μm 線寬線距時代，傳統減成法已無能為力，半加成（mSAP）工藝成為主流。mSAP 的關鍵步驟是先在一層薄底銅上形成圖形抗鍍膜，再電鍍增厚線路，最後快速蝕刻掉非線路區域的薄底銅。這一工藝對基材提出了極為苛刻的要求：底銅的平整度直接影響光刻解析力，銅箔與基材的結合力必須承受電鍍及後續溼製程的衝擊，且蝕刻後不得有底切。

IT‑988G 與對應 VLP 銅箔的組合，恰好在這些維度上得到最佳化。其低於 2 μm 的 Rz 使得平整的銅表面上可以均勻塗布超細光致抗蝕劑，減少了因表面起伏造成的曝光聚焦差異，從而提升線寬均勻性。同時，樹脂體系在高溫電鍍浴中保持穩定，無溶脹、無龜裂。剝離強度在室溫及 125 °C 下均保持穩定，可耐受長時間的化學銅、電鍍銅迴圈。

在積層方向，IT‑988G 作為芯層材料，需與增層膜（如味之素 ABF）相容。芯層表面的形貌與化學活性直接影響積層膜的附著。聯茂對 IT‑988G 表面進行棕化處理促進微粗糙化，並調整樹脂表面能，使得 ABF 的附著力大於 0.5 N/mm，滿足積層疊構要求。此外，在雷射鑽孔與填孔電鍍工序中，樹脂的低吸溼性和良好的熱分解特性避免了孔壁爆裂。這些工藝視窗的拓展，使載板廠可以採用與 ABF 膜類似的流程引數，在大規模量產中實現 90% 以上的細線路良率。

10. 從GPU到交換器：IT‑988G典型封裝應用剖析

以 Nvidia Blackwell 架構 GPU 為例，其旗艦晶片通過 FC‑BGA 封裝整合兩顆大型計算裸片與 8 顆 HBM3E 記憶體堆疊，中介層與封裝載板之間需要處理 10 TB/s 級別的頻寬。該載板通常為 16‑24 層高密度互連板，芯層（core）採用 2‑4 層 IT‑988G 材料充當剛性骨架與訊號佈線，上下兩面通過 ABF 積層逐次新增微細線路。IT‑988G 作為芯層，直接承載高速全域性訊號、電源分配與差分時鐘線，其極低損耗特性確保訊號從一端至另一端所需付出的均衡功耗大幅降低。

AMD Instinct MI300 系列採用了更復雜的扇出與矽中介層混合結構，但底層封裝載板同樣使用極低損耗 CCL 來連線各個 Chiplet。而自研 AI ASIC（如 Google TPU、Amazon Trainium 等）儘管晶片架構各異，封裝基板面積與層數居高不下，仍高度依賴此類超低損耗芯層材料。交換器側，51.2T 交換晶片的 FC‑BGA 載板尺寸常超過 60 mm×60 mm，擁有大量 112 Gbps SerDes 通道，其損耗預算是制約交換容量擴充套件的關鍵。IT‑988G 在這些場景中為板級訊號完整性留出了寶貴的餘量，使系統工程師可以在通道設計上獲得更大的佈線自由度，或採用更低成本的背板互連。

可以毫不誇張地說，無論是雲端端訓練、推論還是資料中心網路，物理瓶頸往往不在矽片內，而在晶片通往外部世界的最後幾英寸基板上。IT‑988G 以其極低損耗，成為捅破這層天花板的重要工具。

11. 產業鏈全景圖與價值分配

IT‑988G 的誕生與流轉是一條橫跨化工、材料、精密製造、封測及系統的複雜產業鏈。最上游是特種樹脂供應商。碳氫樹脂及改性 PPO 的寡頭供應方以北美與日本企業為主，如 SABIC、旭化成等，它們掌控著低介電聚合物的純化和改性技術。低介電玻璃布則由日本紡績、旭化成等提供 NE‑Glass 等品種，全球僅 3‑4 傢俱備量產能力。超低輪廓銅箔的供應格局集中在三井金屬、古河電工等日系及部分臺系銅箔廠，其表面處理工藝是核心機密。

中游是 CCL 製造商，聯茂憑藉 IT‑988G 進入 AI 封裝核心材料清單，與臺灣另一大廠臺光電（其 EM‑89x 系列）形成直接競爭。生益科技等大陸企業也在加速追趕。CCL 毛利率遠高於常規 FR‑4，定價權更取決於電效能與可靠性認證，且客戶（載板廠）更換認證週期長達 6‑12 個月，具有典型的技術粘性。

下游 IC 載板廠如欣興、景碩、南亞、IBIDEN 等將 IT‑988G 壓合芯板，疊加 ABF 膜製造成最終載板，再交付給台積電等代工廠或封測廠進行晶片組裝。最終載板價值可達數百美元，而芯板材料成本僅約佔 5%‑10%，但一旦材料出現批次性缺陷，將導致整板報廢，因此載板廠對 CCL 品質一致性的要求極為嚴苛。這種價值鏈自下而上的質量放大效應，使得 IT‑988G 這樣的極低損耗 CCL 具備極高的戰略槓桿，少量的單價變動與認證突破即可撬動巨大的市場份額。

12. 競爭格局：全球極低損耗CCL供應商對標

目前，能穩定向先進 FC‑BGA 載板提供極低損耗 CCL 的廠商不超過 5 家，聯茂、臺光、生益、松下及日立化成（併入昭和電工）構成主要競爭圈。下表對其典型產品進行了橫向比對。

指標	聯茂 IT‑988G	臺光 EM‑891	生益 S7439	松下 M7	日立 GE‑700G
Dk @ 10 GHz	3.45	3.45	3.5	3.5	3.4
Df @ 10 GHz	0.0042	0.0045	0.005	0.004	0.0045
Tg (DMA) °C	195	190	200	210	185
CTE‑Z α1 ppm/°C	9	10	11	8	12
剝離強度 N/mm	0.75	0.70	0.78	0.65	0.72
無鹵素	是	是	是	部分	否（部分體系）

聯茂 IT‑988G 的優勢在於電性與熱機械效能的均衡，尤其是較低 Df 配合高 Tg 和中等 CTE，同時兼顧良好的 mSAP 工藝適應性，在成本與效能之間具有競爭力。松下 M7 雖然 Tg 極高，但在無鹵化版本上受限制，且加工視窗略窄。臺光 EM‑891 在載板市場擁有先發認證優勢，但聯茂正通過積極擴產和加速認證來縮小差距。生益科技依託中國國產化替代浪潮，在信創及部分伺服器市場取得突破，但其 Df 稍高，進入頂級 GPU 供應鏈尚需進一步認證。整體而言，AI 封裝需求的爆發為這一原本狹窄的細分市場注入了巨大的增長與洗牌動力，任何一家廠商在該領域的成功，都會重塑全球封裝材料供應版圖。

13. 從IT‑988G到未來：技術演進與玻璃基板挑戰

隨著 224 Gbps‑PAM4 訊號的標準化提上日程，封裝基板損耗預算將壓縮至令人窒息的水平，業界預測屆時要求基板材料的 Df 在 10 GHz 下進一步降至 0.002‑0.003。這將推動 IT‑988G 的後繼者在樹脂體系上進一步深化，方向可能包括全碳氫交聯體系、液晶聚合物（LCP）共混、低聚倍半矽氧烷（POSS）雜化等前沿方案，以將偶極極化損耗逼至物理極限。同時，玻璃布可能全面向 Q‑Glass 或更低 Dk 的有機纖維遷移。

然而，有機 CCL 路線的最強挑戰來自玻璃基板。英特爾、三星等已演示了採用玻璃芯的封裝載板，其優異剛度和與矽匹配的 CTE 可徹底取消有機芯層，且玻璃超低損耗特性更利於更高頻應用。對此，聯茂等 CCL 廠商亦在版面配置玻璃基封裝材料、有機‑無機複合基材。但玻璃基板在脆性、雷射通孔、金屬化等方面仍存在工程難題，大規模量產至少需 3‑5 年。在此視窗期內，IT‑988G 及同代材料依然是唯一可量產驗證的超低損耗方案，並將在中期內繼續演進，鞏固自身市場。

另一個演進維度是載板面積持續放大，單顆 AI 晶片的封裝邊長可能逼近 120 mm。這對材料的沉積均勻性、壓合流膠特性及翹曲控制提出了極限挑戰。聯茂已著手開發相應的大版面均一化半固化片及更高模量的配方，IT‑988G 系列將衍生出專門針對超大封裝的高剛性版本（G‑Plus），以匹配下一代 AI 處理器的物理形態需求。

14. 行業痛點與攻堅方向：成本、良率與超大封裝極限

儘管 IT‑988G 效能卓越，其大規模推廣仍面臨幾大瓶頸。首當其衝的是高昂的製造成本。低介電樹脂、NE‑Glass 及 VLP 銅箔的價格分別是常規材料的多倍，且半固化片浸潤、壓合工藝視窗窄，導致一次良率低於普通 CCL。封裝載板廠需要昂貴的超精細加工裝置與百級潔淨車間來處理此類材料，使得配備 IT‑988G 芯板的載板單價居高不下。在 AI 整機成本日益敏感的背景下，業界不斷尋求在不犧牲效能前提下降低材料單位成本的方法，如採用更薄的芯層、最佳化玻纖等級等。

其次，超大尺寸封裝（>90 mm×90 mm）的翹曲問題始終是夢魘。即使 CTE 搭配已接近極限，絕對的尺寸仍會在溫變中產生顯著的邊緣位移。聯茂與載板廠正通過建置模擬模型以及引入梯度材料結構（芯層與 ABF 層組合 CTE 更為匹配）來降低翹曲風險。此外，隨著層數突破 24 層，對芯板層間對準精度的要求已達 ±5 μm，任何區域性的玻纖編織不均或樹脂流動不均都會導致層偏失效。行業正開發線上 CTE 監控與智慧壓合手段，以實現亞微米級製程控制。

可靠性側，雖然 IT‑988G 經過了嚴苛驗證，但在 1000 次以上更嚴酷的熱迴圈（‑65 °C / +175 °C）及高偏壓綜合工況下，基板的微小缺陷可能被放大。AI 晶片因長時間連續執行，還需要關注樹脂熱氧老化對介電效能的長時漂移。這些都構成了材料改進與資格認證所必須持續攻克的工程難題。

15. 結論：物理基板決定算力上限

IT‑988G 絕非一份孤立的化學配方書，而是凝聚了有機高分子物理、電介質科學、精密加工工程與系統可靠性哲學於一體的工程整合傑作。它的出現，通過將基板介質損耗壓低到接近石英纖維理論邊界，為 AI 晶片內部海量資料訊號的自由馳騁開闢了清晰的物理通道。沒有這樣的材料，無論電晶體縮微到幾奈米，晶片間的互連瓶頸都無從突破。因此，在 AI 算力的宏大敘事中，IT‑988G 這類極低損耗 CCL 扮演著“底層的底層”的關鍵角色。

展望未來，隨著 AI 產業從模型訓練轉向推論泛在化，封裝載板需求將指數級爆發，對材料一致性與批次交付能力的要求也將提升至全新高度。聯茂藉助 IT‑988G 的突破，已穩固佔據了半導體封裝基板材料的第一梯隊。但競爭永無休止，從玻璃基板的步步緊逼到更低 Df 樹脂的賽跑，每一次材料革新都將重新劃定價值邊界。投資者與產業鏈決策者應深刻認識到，在摩爾定律逐漸式微的當下，封裝基板材料的進化速度，正在成為算力天花板的核心度量衡。而 IT‑988G 正是這一趨勢下，值得大寫特寫的典範樣本。