已知良品裸片
3 秒看懂
已知良品裸片(KGD) 是一颗经过全功能、全参数及一定应力条件测试，并判定完全符合器件规格书所有性能与可靠性要求的单体裸片。在 2.5D/3D 先进封装（CoWoS、EMIB、SiP 等）中，KGD 是唯一被允许进入堆叠与集成的“合格砖块”——只要混入一颗失效裸片，整个价值数千甚至上万美元的封装模组便直接报废，因此 KGD 供给能力直接决定多芯片模组的良率与经济性天花板。
3 分钟产业解释
一片晶圆划开后得到的数千颗裸片并非颗颗健康。传统封装流程会在包封后做最终测试，淘汰坏品。但若裸片需要在不加封装外壳的情况下直接贴装到硅中介层、有机基板或与其他裸片垂直堆叠，就必须在划片之前（或之后，借助临时载体）百分之百确认其健康状况。KGD 正是这一道被前置的“生死判决”。
把裸片当作已封装芯片一样全面测试，挑战极大：没有封装的保护，没有扇出布线和散热屏蔽，却要临时建立上万个低阻抗信号通路，输送上百安培电流，甚至跑通数十 Gbps 的高速 SerDes 眼图。实现 KGD 必须围绕圆片级探针卡、高速负载板和内建自测（BIST）设计一套完整的“裸片级认证系统”。因此 KGD 的质量水平不仅是测试工程问题，更是 Chiplet 生态、HBM 内存堆叠、AI 大算力芯片能不能从 PPT 走向可盈利量产的基石。可以说，没有 KGD，就没有今天数百亿晶体管的 2.5D/3D 集成。
技术原理
KGD 实现的本质，是将原本应在封装后完成的全功能、全速率及老化筛选，提前压缩到晶圆或临时载片上执行。其系统由测试接入、信号与电源完整性、测试内容以及良率分级四部分组成。
1. 测试接入与探针卡 探针卡是 KGD 测试的“临时插座”。对微凸块节距 ≤ 55 μm 的先进裸片，必须采用 MEMS 微弹簧针或垂直式探针，通过空间转换器将致密的裸片凸块映射到负载板。一片高端 GPU 级 KGD 探针卡可承载 30,000 根以上信号/电源针，要求接触电阻小于 50 mΩ，同时保证多 GHz 高速通道的阻抗匹配（差分回损 ≤ -15 dB）。目前最先进的 MEMS 探针头部尺寸已可支撑 40 μm 节距裸片，并允许多次接触寿命超过百万次。
2. 信号与电源完整性（PI/SI） 裸片未封装，没有封装基板的去耦电容和散热路径。所有电源必须由探针卡上的大量电源针 + 负载板上的多层电容网络供给。以单片电流达到 200A 以上的 AI 训练芯片为例，探针卡需提供上千根电源针协同供电，保证动态 IR 压降 < 5% VDD，否则测试结果将严重失真。高速信号方面，探针卡上需集成终端匹配电阻或者通过短环路完成 SerDes 的自环测试，避免信号反射造成的误判。
3. 测试内容分级
- 扫描链测试（SCAN/ATPG）：覆盖 99% 以上的静态逻辑故障，保证数字门电路无制造缺陷。
- 存储器内建自测（MBIST）：对 SRAM 等嵌入式存储器执行全速读写与邻域图形测试，并利用冗余单元修复故障比特，实现“修复后”全良状态。
- 高速功能性测试：用探针卡上的专用 ASIC 或 loopback 回路，使 SerDes 链路以标称速率（如 112 Gbps PAM4）进行数小时的 at-speed 链路训练与误码率测量，要求 BER < 1E-15 级别。
- 晶圆级老化（WLBI）：部分车规、服务器应用强制要求：在 125℃ 高温下，偏压加速运行等效数千小时，剔除早期失效（婴儿死亡）裸片。这需要整片晶圆反复升温测试，对探针卡和热管理系统提出极高要求。
4. 良率与分级标记 ATE 系统根据测试结果将每颗裸片标注为“好（GOOD）”“修复后可用（REPAIRED）”“功能降级（如少 2 条 PCIe 通道）”或“坏（FAIL）”。对于 Chiplet 匹配，还会产生 KGV（已知良品价值）数据：记录裸片的速度等级、功耗等级、正常工作电压范围等信息，以便在封装时进行 optimized die pairing（最优裸片配对），使多芯片模组达到整体性能最优。
[晶圆] → [探针卡接触] → [ATE 测试系统]
│
┌──────┴──────┐
良品(KGD) 不良品
├──> 打墨标、切分，导入 KGD 托盘
└──> 进入 KGD 库存，用于多芯片先进封装
关键参数
评价一套 KGD 供应体系，产业通常跟踪以下核心维度。除非另行标注，以下目标值均为行业定性共识，不同产品类型差异巨大。
| 参数 | 定义 | 典型目标/量级 | 备注 |
|---|---|---|---|
| KGD 良率 | 通过 KGD 全部测试门槛的裸片占比 | 逻辑大芯片 >95%，DRAM 芯粒 >99.5% | 实际与晶圆成熟度、测试门限密切相关 |
| 逃逸率（DPPM） | 被误判为 KGD 的不良品比例 | 消费类 <100 DPPM，汽车/关键任务 <1 DPPM | 直接决定封装后端模组产线损失 |
| 测试覆盖率 | SCAN 故障覆盖率、MBIST 修复后全功能比率 | SCAN >99%，MBIST 修复后剩余故障要求接近零 | 覆盖率不足则 DPPM 失控 |
| 测试时间 | 单颗裸片等效测试时长（含并行效率） | 几秒至数十秒（高并行下） | 影响总产出与测试成本 |
| 探针卡寿命 | 探针针头可接触次数 | >100 万次（MEMS 垂直针） | 维护成本关键；2023 年高端探针卡售价可达百万美元级别（来源：产业调研） |
| 热阻/测试温度 | 测试时裸片结温可控范围 | 25℃ 至 125℃，部分 WLBI 至 150℃ | 探针卡热管理系统决定真实工作状态覆盖度 |
| KGV 分级精度 | 速度/功耗分档准确度 | 电压分辨率达到数 mV，频率分档误差 <2% | 对 DVFS 动态匹配至关重要 |
其中，DPPM 与测试覆盖率的关系极其敏感：当要求 DPPM < 1 时，测试覆盖率即使达到 99.9% 仍意味着每百万颗中有 1000 颗潜在缺陷，因此必须附加应力、老化或系统级测试才能达标。这也使 KGD 测试成本呈指数上升趋势（公开数据未见精确量化模型，但业内认为车规 KGD 成本可达普通 CP 的 5–10 倍）。
技术路线
KGD 的实现并非单一方案，而是根据不同封装形式和可靠性要求衍生出多条技术路径。主要区分在于测试介入的物理时机、载体形式与应力水平。
| 维度 | 传统 CP（非 KGD） | 圆片级 KGD（Wafer-Level KGD） | 划片后临时载体 KGD | 扇出型再构圆片 KGD |
|---|---|---|---|---|
| 测试时机 | 封装前圆片测试，仅做低速或基本筛选 | 圆片上完成全部功能、高速及部分老化 | 划片后将已知良品转移到临时载板复测 | 在重构的模塑料圆片上执行终测 |
| 信号完整性 | 低速，通常 < 数百 Mbps | 可达全速 SerDes（需先进探针卡） | 近似封装环境，SI 较优 | 介于二者之间，可支持扇出载荷 |
| 老化能力 | 极少 | WLBI 可应力加速，但热均匀性受限 | 可在载板上进行传统老化 | 适用于扇出型封装的一体化测试 |
| 典型适用 | 传统单芯片封装 | HBM、CoWoS 中的逻辑与存储裸片 | 极高可靠性（宇航、汽车）或高速 SerDes 验证 | 手机 AP 扇出 SiP、部分 Chiplet |
| 成本特点 | 低 | 探针卡昂贵，但避免坏片流入封装，总体经济 | 额外载板成本与搬运，但逃逸率更低 | 综合成本较高，通常用于高价值产品 |
目前产业主流是 圆片级 KGD + 必要老化，尤其针对 HBM 与数据中心 GPU/ASIC。而随着 UCIe 等 Chiplet 接口普及，KGD 测试逐渐向“标准化芯粒认证”进化：一颗 UCIe 兼容芯粒需在界定的电压、温度范围内通过全套一致性测试，并获得 KGD 数字护照，才能在不同厂家的封装中被自由集成。这一趋势正在推动测试内容、探针卡接口和 DFT 架构的标准化。
上游
KGD 测试的上游由“设备 + 耗材 + EDA/IP”构成，是整个产业链的精度和产能天花板。
- 自动测试设备（ATE）：SoC 级测试系统（如 Advantest V93000、Teradyne UltraFLEX）是主力。2023 年全球半导体 ATE 市场规模约 75 亿美元（来源：TechInsights 2024 年报告）。AI 驱动的高并测需求推动单台设备价格提升。
- 探针卡及接口：核心供应商包括 FormFactor（MEMS 探针卡）、Technoprobe、Micronics Japan（MJC）等。2023 年全球探针卡市场约 26 亿美元（来源：TechInsights，口径为探针卡制造商营收），其中先进 MEMS 探针卡占比超过 50%，其均价和毛利率远高于传统悬臂式探针卡。
- 负载板与空间转换器：用于连接探针卡和 ATE 的大型 PCB 或多层陶瓷基板，需处理千兆高速信号。高端负载板单价可达 10 万美元以上。
- DFT 与 EDA 工具：Synopsys、Cadence、Siemens EDA 提供全套逻辑 BIST、存储器 BIST、边界扫描和 PHY 内环测试 IP，使芯片在裸片状态下就能被诊断和修复。2023 年这些厂商的 DFT 相关 IP 营收同比增长显著（具体数字未单独披露）。
- 晶圆级老化设备：如 Advantest 的 WLBI 系统，可对整片晶圆加压升温，筛选早期失效。2024 年前后因 AI 芯片要求高可靠性，WLBI 设备交期拉长（来源：产业报道）。
下游
直接使用 KGD 的下游实体，几乎覆盖所有需要先进封装、Chiplet 和高可靠性集成的领域。
- 先进封装提供方：台积电（CoWoS/InFO）、英特尔（EMIB、Foveros）、三星（I-Cube、X-Cube）以及日月投控、安靠、力成等 OSAT。这些公司内部的晶圆测试或 KGD 小组，负责确保进入封装线的每一颗裸片皆为 KGD。
- 高带宽存储器（HBM）制造商：SK 海力士、三星、美光。HBM 堆栈（8Hi/12Hi）所有 DRAM 核心裸片必须是 KGD，且要严格匹配速度等级。
- AI/数据中心芯片设计商：如 NVIDIA、AMD、Intel、谷歌、亚马逊等，所需的大尺寸 GPU/TPU 及配套网络芯片，在 CoWoS 或 EMIB 封装中依赖多颗逻辑与 HBM KGD。
- 汽车与航天半导体：针对域控制器、自动驾驶 SoC 及宇航级 FPGA，KGD 逃逸率要求极为苛刻（<1 DPPM），带动高可靠 KGD 测试服务与晶圆级老化需求。
- Chiplet 集成商与标准组织：UCIe、Open Compute Project 等推动芯粒间互连标准，间接要求 KGD 测试内容、DPPM 等级及数据格式的标准化。
受益公司
以下仅为产业链公开信息梳理，用于说明产业分工，不构成任何投资建议。
- 探针卡龙头：FormFactor（2023 年营收约 6.6 亿美元）、Technoprobe（2023 年营收约 4.5 亿欧元），二者深度参与台积电、英特尔等先进 KGD 测试方案的联合开发。其高端 MEMS 探针卡被用于 AI 芯片与 HBM 的 KGD 筛选。
- ATE 设备商：Advantest（2023 财年营收超 5000 亿日元）、Teradyne，在 SoC 和存储器 KGD 测试中占据主导份额，受益于先进封装扩产带来的并测设备需求。
- IDM/代工先进封装整合者：台积电凭借 CoWoS 完整流程（前端晶圆制造 + KGD 测试 + 后道封装）为客户提供一站式服务，其 KGD 筛选能力已成为先进封装产能分配的决定因子之一。英特尔通过内部测试团队支撑 EMIB 及 Foveros 封装，三星则以 “HBM + 逻辑 + 封装” 组合供应。
- OSAT 龙头：日月光投控、安靠、力成等正在扩充 KGD 测试基础设施，尤其是高速与高功率测试区间，意图承接二线 AI 芯片设计公司的先进封装配套需求。
- DFT IP 及 EDA 商：Synopsys、Cadence 的测试 IP 使芯片更易实现 KGD 级自测试，间接降低探针卡带宽要求；其收益体现在 IP 授权和 royalty 模式。
- 老化设备厂商：Advantest 及部分专业老化炉公司，在车规与服务器芯片 KGD 老化领域获取增量订单。
市场规模
目前尚无单一公开口径直接统计“KGD 测试服务” 的独立市场收入，因其价值往往内化于晶圆代工、OSAT 的先进封装解决方案或 IDM 内部流转中。业界通常通过关联市场判断 KGD 经济活动规模：
- 探针卡市场：2023 年全球探针卡营收约 26 亿美元（来源：TechInsights Probe Card Market Analysis，2024 年 4 月发布），预计 2024 年将增长至约 30 亿美元，主要驱动来自 AI 芯片、HBM 的 KGD 测试需求导致的高价值 MEMS 探针卡放量。
- 半导体 ATE 市场：2023 年约为 75 亿美元（TechInsights），其中与 KGD 直接相关的系统级测试、高速存储器测试占比持续扩大。
- 先进封装市场：据 Yole Group，2023 年全球先进封装市场约为 440 亿美元，预计 2028 年超过 700 亿美元。其中 2.5D/3D 封装（CoWoS 类似架构）的年复合增长率超过 20%。所有此类封装均全部依赖 KGD，因此 KGD 测试的硬件与工程服务将几乎 1:1 受益于该扩展。
- KGD 测试服务内部价值：若粗略按封装前裸片筛选成本占先进封装总价值量的 3%–5% 估算（行业经验值，来源：产业链调研），2023 年仅 2.5D/3D 封装对应的 KGD 相关支出可能达到 10–15 亿美元区间，未来几年将随封装规模快速扩大。具体数字有待上市公司更详细的分部信息披露。
玩家对比
当前 KGD 测试能力的竞争，本质上是先进封装生态的代理人战争。不同背景的玩家在测试深度、对外服务开放度和产能绑定模式上存在显著差异。
| 维度 | 台积电 | 英特尔 | 三星 | OSAT（日月投控/安靠） |
|---|---|---|---|---|
| KGD 测试定位 | CoWoS 内循环的关键工艺模块，几乎不独立外售 | EMIB/Foveros 内部配套，定制化程度高 | 与 HBM 捆绑提供逻辑 KGD 测试服务，对外有限开放 | 对外开放 KGD 测试产能，承接中小设计公司需求 |
| 测试深度 | 可调用最先进探针卡与 ATE，支持超大电流与高速 SerDes，部分晶圆级老化 | 依托内部研发，擅长复杂逻辑老化与缺陷隔离 | 在 DRAM 裸片 KGD 积累深厚，高速 HBM 测试领先 | 快速追赶，与 ATE、探针卡厂商深度合作，构建平台化服务 |
| 产能与交期 | 由内部需求决定，产能极度紧张且优先保障一线客户 | 目前规模有限，以内部产品为主 | 规模次于台积电，HBM 相关 KGD 产能绑定 HBM 出货 | 产能灵活，可作为二线 AI 芯片的 KGD 缓冲供应源 |
| 商业模式 | 与晶圆代工 + 先进封装捆绑的“全栈”模式 | IDM 内循环 | 垂直整合，部分开放代工 | 中立代工测试服务，适合无自有封装线的设计公司 |
| 关键优势 | 生态系统闭环保有高良率与极低逃逸率，客户粘性极强 | DFT 及系统级测试深度根植于 x86 及网络芯片 | HBM 与逻辑一体集成的成本与良率控制 | 多种封装格式的测试快速配置，服务灵活性 |
可以预见，随着 Chiplet 市场的推进，OSAT 的开放 KGD 测试平台与企业内部的“封闭 KGD”将同时发展。那些能对外提供标准化 KGD 护照、经多家封装厂验证通过的测试服务商，有望在此生态中占据溢价地位。
风险
尽管 KGD 对于先进封装不可或缺，该领域仍面临多重结构与周期性风险：
- 先进封装周期依赖：KGD 测试需求高度绑定 CoWoS、EMIB 等 2.5D/3D 封装扩产节奏。如果 AI 芯片需求出现周期性回调，探针卡和测试服务订单可能急剧收缩。
- 技术迭代过快导致沉没成本：裸片凸块节距从 55 μm 快速微缩至 36 μm 乃至更小，现有高端探针卡的投资回收期可能被压缩，探针卡制造商面临技术断代风险。
- 地缘政治与出口管制：高端探针卡、ATE 内部关键 IC 受多边出口管制，可能影响中国等地先进封装厂的 KGD 本地化能力，并造成全球供需错配。
- 逃逸率尾部风险：当单颗 KGD 逃逸率虽处于 <10 DPPM 的“可接受水平”，但集成 20 颗裸片时，模组失效概率将放大至约 0.02%。在汽车或航空应用中，这一量级仍可能导致大规模召回。提升测试覆盖率到 99.999% 的成本可能使产品失去经济性，形成“良率 vs 成本”的两难。
- 厂商锁定的封闭生态风险：台积电、英特尔的 KGD 流程与其封装方案深度绑定，客户若期望切换封装供应商，可能面临 KGD 数据的重新认证成本和周期，降低供应链弹性。
误读纠偏
-
误读：KGD 就是常规 CP（圆片测试）的良品。 纠偏：常规 CP 通常只验证低速功能性、直流参数，不保证裸片在封装后的高速接口、功率完整性和极端温度下的性能。KGD 要求在接近最终应用的电热环境下进行全功能认证，是 CP 的严格超集。
-
误读：只要有了 KGD，先进封装良率就接近 100%。 纠偏：KGD 仅保证进入封装线的裸片为良品，但封装过程本身会引入新缺陷——微凸块焊接不完整、中介层翘曲、组装过程中的静电损伤等。最终模组良率 = 各 KGD 良率乘积 × 封装组装良率。因此封装良率工程依然不可或缺。
-
误读：KGD 测试成本可以从常规测试中省出来。 纠偏：KGD 测试需要额外的高成本探针卡、更长的测试时间和更复杂的设备。它节约的是“已封装模组的报废损失”。当先进封装模组单价高达数千至数万美元时，KGD 测试的投入产出比才能支撑；对低成本单芯片封装，KGD 经济意义不大。
-
误读：只有 2.5D/3D 封装才需要 KGD。 纠偏：多芯片模块（MCM）和 SiP 同样需要 KGD。任何无法在封装后进行独立替换的多裸片集成场景，若不想让一颗坏裸片拖累整块模组，都必须依赖 KGD 筛选。
最新事件
- 台积电 CoWoS 产能扩张牵动 KGD 供给（2024 年）：台积电在 2024 年第二季度法说会上披露，CoWoS 月产能计划于 2024 年底达到约 3.5 万片 12 英寸等效晶圆，2025 年向 6 万片以上迈进。急剧扩张直接导致对 KGD 测试探针卡和 ATE 的需求激增，部分 MEMS 探针卡交期延长至 6–8 个月。（来源：台积电法说会、Digitimes 2024 年 7 月报道）
- HBM3E 推动 DRAM KGD 标准升级（2023–2024）：随着 24GB HBM3E 12 层堆栈量产，SK 海力士和三星对 DRAM 核心裸片的 KGD 要求进一步加严：全层裸片在 9.5 Gbps 速率下眼图裕度必须达标，并追加温度循环老化。这导致单颗 DRAM KGD 测试时间增加约 30%（来源：产业调研）。
- UCIe 1.1 标准引入 KGD 测试框架（2024 年）：UCIe 组织在 2024 年发布的 1.1 规范中，明确了 Chiplet 互连接口的 KGD 测试方法、DPPM 建议目标（< 100 DPPM）及可测试性设计要求，为芯粒商品化奠定基础。
- OSAT 加码 KGD 产能（2024 年）：日月光投控和安靠分别宣布扩充先进测试厂房，部分产能专用于承接无自有封装线的 AI 芯片公司的 KGD 需求，试图打破台积电在 KGD 领域的高度集中格局。
- 探针卡供应商 2024 年营收指引强劲：FormFactor 在 2024 年 Q1 财报中表示，因 AI 芯片测试需求，MEMS 探针卡订单额同比增长超 40%，其中 KGD 相关的先进封装探针卡占比大幅提升。（来源：FormFactor 2024Q1 投资人简报）
跟踪指标
若要动态观察 KGD 产业链景气度，建议定期跟踪以下指标：
- 台积电月度/季度先进封装营收：反映 CoWoS 产出节奏，间接锚定 KGD 服务内部工作量。
- 主要探针卡厂商（FormFactor、Technoprobe）的季度营收与订单出货比：高端探针卡需求是 KGD 最直接的“先行”指标，其订单扩张通常领先封装产能释放 1–2 季度。
- ATE 设备商（Advantest、Teradyne）的 SoC/存储器测试系统出货量：KGD 测试使用大量最新世代测试机，设备订单能佐证测试产能扩张预期。
- 先进封装厂资本开支计划：台积电、英特尔、三星、安靠等公司每年的先进封装 CapEx 增长与 KGD 基础设施投资正相关。
- HBM 出货量及层数演变：HBM 堆栈层数越高（如 12Hi、16Hi），所需 DRAM KGD 数量越多且测试要求越严，单一 HBM 芯片的 KGD 价值量将倍数增长。
- Chiplet 标准采纳进度：UCIe 成员数量、认证芯粒数量逐年增加，直接创造新增 KGD 测试需求。
- 上游关键原材料交期：MEMS 探针针头、特殊陶瓷基板的交付周期延长，通常意味着 KGD 产能进入供不应求阶段。
信源
- JEDEC Publication JESD49A: Known Good Die (KGD) Quality and Reliability（适用于 KGD 质量与可靠性框架）
- IEEE International Test Conference (ITC)，历年 KGD 与探针卡专题论文
- Yole Group, Advanced Packaging Quarterly Market Monitor（2024 年版），先进封装市场与相关测试趋势
- TechInsights, Probe Card Market Analysis（2024 年 4 月），全球探针卡市场规模与份额
- TechInsights, Semiconductor Test Equipment Market Tracker （2024 年），ATE 市场数据
- FormFactor、Technoprobe、Advantest、Teradyne 等公司公开年报、投资人简报（2023–2024）
- 台积电 2024 年技术论坛报告与季度法说会公开信息，CoWoS 产能及先进封装良率策略
- UCIe 联盟，Universal Chiplet Interconnect Express Specification Rev 1.1（2024 年）
- 券商行业研究报告（摩根士丹利、高盛、瑞银等，针对先进封装与半导体测试产业链，不构成投资建议）
- 产业媒体报道（Digitimes、The Elec、EE Times），用于交叉验证供需动态与技术进展
注：所有财务、市场份额及产能数字均标注年份与来源口径；涉及预测或行业估算的数值均基于第三方公开数据或产业链调研，不确定处已在文中注明。本文不包含任何形式的荐股、买卖建议或未来价格预测。