已知良品裸片

3 秒看懂

已知良品裸片(KGD) 是一顆經過全功能、全引數及一定應力條件測試，並判定完全符合器件規格書所有效能與可靠性要求的單體裸片。在 2.5D/3D 先進封裝（CoWoS、EMIB、SiP 等）中，KGD 是唯一被允許進入堆疊與整合的“合格磚塊”——只要混入一顆失效裸片，整個價值數千甚至上萬美元的封裝模組便直接報廢，因此 KGD 供給能力直接決定多晶片模組的良率與經濟性天花板。

3 分鐘產業解釋

一片晶圓劃開後得到的數千顆裸片並非顆顆健康。傳統封裝流程會在包封後做最終測試，淘汰壞品。但若裸片需要在不加封裝外殼的情況下直接貼裝到矽中介層、有機基板或與其他裸片垂直堆疊，就必須在劃片之前（或之後，藉助臨時載體）百分之百確認其健康狀況。KGD 正是這一道被前置的“生死判決”。

把裸片當作已封裝晶片一樣全面測試，挑戰極大：沒有封裝的保護，沒有扇出佈線和散熱遮蔽，卻要臨時建立上萬個低阻抗訊號通路，輸送上百安培電流，甚至跑通數十 Gbps 的高速 SerDes 眼圖。實現 KGD 必須圍繞圓片級探針卡、高速負載板和內建自測（BIST）設計一套完整的“裸片級認證系統”。因此 KGD 的質量水平不僅是測試工程問題，更是 Chiplet 生態、HBM 記憶體堆疊、AI 大算力晶片能不能從 PPT 走向可盈利量產的基石。可以說，沒有 KGD，就沒有今天數百億電晶體的 2.5D/3D 整合。

技術原理

KGD 實現的本質，是將原本應在封裝後完成的全功能、全速率及老化篩選，提前壓縮到晶圓或臨時載片上執行。其系統由測試接入、訊號與電源完整性、測試內容以及良率分級四部分組成。

1. 測試接入與探針卡 探針卡是 KGD 測試的“臨時插座”。對微凸塊節距 ≤ 55 μm 的先進裸片，必須採用 MEMS 微彈簧針或垂直式探針，通過空間轉換器將緻密的裸片凸塊對映到負載板。一片高階 GPU 級 KGD 探針卡可承載 30,000 根以上訊號/電源針，要求接觸電阻小於 50 mΩ，同時保證多 GHz 高速通道的阻抗匹配（差分回損 ≤ -15 dB）。目前最先進的 MEMS 探針頭部尺寸已可支撐 40 μm 節距裸片，並允許多次接觸壽命超過百萬次。

2. 訊號與電源完整性（PI/SI） 裸片未封裝，沒有封裝基板的去耦電容和散熱路徑。所有電源必須由探針卡上的大量電源針 + 負載板上的多層電容網路供給。以單片電流達到 200A 以上的 AI 訓練晶片為例，探針卡需提供上千根電源針協同供電，保證動態 IR 壓降 < 5% VDD，否則測試結果將嚴重失真。高速訊號方面，探針卡上需整合終端匹配電阻或者通過短環路完成 SerDes 的自環測試，避免訊號反射造成的誤判。

3. 測試內容分級

• 掃描鏈測試（SCAN/ATPG）：覆蓋 99% 以上的靜態邏輯故障，保證數字閘電路無製造缺陷。
• 儲存器內建自測（MBIST）：對 SRAM 等嵌入式儲存器執行全速讀寫與鄰域圖形測試，並利用冗餘單元修復故障位元，實現“修復後”全良狀態。
• 高速功能性測試：用探針卡上的專用 ASIC 或 loopback 迴路，使 SerDes 鏈路以標稱速率（如 112 Gbps PAM4）進行數小時的 at-speed 鏈路訓練與誤位元速率測量，要求 BER < 1E-15 級別。
• 晶圓級老化（WLBI）：部分車規、伺服器應用強制要求：在 125℃ 高溫下，偏壓加速執行等效數千小時，剔除早期失效（嬰兒死亡）裸片。這需要整片晶圓反覆升溫測試，對探針卡和熱管理系統提出極高要求。

4. 良率與分級標記 ATE 系統根據測試結果將每顆裸片標註為“好（GOOD）”“修復後可用（REPAIRED）”“功能降級（如少 2 條 PCIe 通道）”或“壞（FAIL）”。對於 Chiplet 匹配，還會產生 KGV（已知良品價值）資料：記錄裸片的速度等級、功耗等級、正常工作電壓範圍等資訊，以便在封裝時進行 optimized die pairing（最優裸片配對），使多晶片模組達到整體效能最優。

[晶圓] → [探針卡接觸] → [ATE 測試系統]
                        │
                 ┌──────┴──────┐
               良品(KGD)    不良品
                ├──> 打墨標、切分，匯入 KGD 托盤
                └──> 進入 KGD 庫存，用於多晶片先進封裝

關鍵引數

評價一套 KGD 供應體系，產業通常追蹤以下核心維度。除非另行標註，以下目標值均為行業定性共識，不同產品型別差異巨大。

引數	定義	典型目標/量級	備註
KGD 良率	通過 KGD 全部測試門檻的裸片佔比	邏輯大晶片 >95%，DRAM 芯粒 >99.5%	實際與晶圓成熟度、測試門限密切相關
逃逸率（DPPM）	被誤判為 KGD 的不良品比例	消費類 <100 DPPM，汽車/關鍵任務 <1 DPPM	直接決定封裝後端模組產線損失
測試覆蓋率	SCAN 故障覆蓋率、MBIST 修復後全功能比率	SCAN >99%，MBIST 修復後剩餘故障要求接近零	覆蓋率不足則 DPPM 失控
測試時間	單顆裸片等效測試時長（含並行效率）	幾秒至數十秒（高並行下）	影響總產出與測試成本
探針卡壽命	探針針頭可接觸次數	>100 萬次（MEMS 垂直針）	維護成本關鍵；2023 年高階探針卡售價可達百萬美元級別（來源：產業調研）
熱阻/測試溫度	測試時裸片結溫可控範圍	25℃ 至 125℃，部分 WLBI 至 150℃	探針卡熱管理系統決定真實工作狀態覆蓋度
KGV 分級精度	速度/功耗分檔準確度	電壓解析度達到數 mV，頻率分檔誤差 <2%	對 DVFS 動態匹配至關重要

其中，DPPM 與測試覆蓋率的關係極其敏感：當要求 DPPM < 1 時，測試覆蓋率即使達到 99.9% 仍意味著每百萬顆中有 1000 顆潛在缺陷，因此必須附加應力、老化或系統級測試才能達標。這也使 KGD 測試成本呈指數上升趨勢（公開資料未見精確量化模型，但業內認為車規 KGD 成本可達普通 CP 的 5–10 倍）。

技術路線

KGD 的實現並非單一方案，而是根據不同封裝形式和可靠性要求衍生出多條技術路徑。主要區分在於測試介入的物理時機、載體形式與應力水平。

維度	傳統 CP（非 KGD）	圓片級 KGD（Wafer-Level KGD）	劃片後臨時載體 KGD	扇出型再構圓片 KGD
測試時機	封裝前圓片測試，僅做低速或基本篩選	圓片上完成全部功能、高速及部分老化	劃片後將已知良品轉移到臨時載板複測	在重構的模塑膠圓片上執行終測
訊號完整性	低速，通常 < 數百 Mbps	可達全速 SerDes（需先進探針卡）	近似封裝環境，SI 較優	介於二者之間，可支援扇出載荷
老化能力	極少	WLBI 可應力加速，但熱均勻性受限	可在載板上進行傳統老化	適用於扇出型封裝的一體化測試
典型適用	傳統單晶片封裝	HBM、CoWoS 中的邏輯與儲存裸片	極高可靠性（宇航、汽車）或高速 SerDes 驗證	手機 AP 扇出 SiP、部分 Chiplet
成本特點	低	探針卡昂貴，但避免壞片流入封裝，總體經濟	額外載板成本與搬運，但逃逸率更低	綜合成本較高，通常用於高價值產品

目前產業主流是 圓片級 KGD + 必要老化，尤其針對 HBM 與資料中心 GPU/ASIC。而隨著 UCIe 等 Chiplet 介面普及，KGD 測試逐漸向“標準化芯粒認證”進化：一顆 UCIe 相容芯粒需在界定的電壓、溫度範圍內通過全套一致性測試，並獲得 KGD 數字護照，才能在不同廠家的封裝中被自由整合。這一趨勢正在推動測試內容、探針卡介面和 DFT 架構的標準化。

上游

KGD 測試的上游由“裝置 + 耗材 + EDA/IP”構成，是整個產業鏈的精度和產能天花板。

• 自動測試裝置（ATE）：SoC 級測試系統（如 Advantest V93000、Teradyne UltraFLEX）是主力。2023 年全球半導體 ATE 市場規模約 75 億美元（來源：TechInsights 2024 年報告）。AI 驅動的高並測需求推動單臺裝置價格提升。
• 探針卡及介面：核心供應商包括 FormFactor（MEMS 探針卡）、Technoprobe、Micronics Japan（MJC）等。2023 年全球探針卡市場約 26 億美元（來源：TechInsights，口徑為探針卡製造商營收），其中先進 MEMS 探針卡佔比超過 50%，其均價和毛利率遠高於傳統懸臂式探針卡。
• 負載板與空間轉換器：用於連線探針卡和 ATE 的大型 PCB 或多層陶瓷基板，需處理千兆高速訊號。高階負載板單價可達 10 萬美元以上。
• DFT 與 EDA 工具：Synopsys、Cadence、Siemens EDA 提供全套邏輯 BIST、儲存器 BIST、邊界掃描和 PHY 內環測試 IP，使晶片在裸片狀態下就能被診斷和修復。2023 年這些廠商的 DFT 相關 IP 營收年增率增長顯著（具體數字未單獨揭露）。
• 晶圓級老化裝置：如 Advantest 的 WLBI 系統，可對整片晶圓加壓升溫，篩選早期失效。2024 年前後因 AI 晶片要求高可靠性，WLBI 裝置交期拉長（來源：產業報道）。

下游

直接使用 KGD 的下游實體，幾乎覆蓋所有需要先進封裝、Chiplet 和高可靠性整合的領域。

• 先進封裝提供方：台積電（CoWoS/InFO）、英特爾（EMIB、Foveros）、三星（I-Cube、X-Cube）以及日月投控、安靠、力成等 OSAT。這些公司內部的晶圓測試或 KGD 小組，負責確保進入封裝線的每一顆裸片皆為 KGD。
• 高頻寬儲存器（HBM）製造商：SK 海力士、三星、美光。HBM 堆疊（8Hi/12Hi）所有 DRAM 核心裸片必須是 KGD，且要嚴格匹配速度等級。
• AI/資料中心晶片設計商：如 NVIDIA、AMD、Intel、Google、亞馬遜等，所需的大尺寸 GPU/TPU 及配套網路晶片，在 CoWoS 或 EMIB 封裝中依賴多顆邏輯與 HBM KGD。
• 汽車與航天半導體：針對域控制器、自動駕駛 SoC 及宇航級 FPGA，KGD 逃逸率要求極為苛刻（<1 DPPM），帶動高可靠 KGD 測試服務與晶圓級老化需求。
• Chiplet 整合商與標準組織：UCIe、Open Compute Project 等推動芯粒間互連標準，間接要求 KGD 測試內容、DPPM 等級及資料格式的標準化。

受益公司

以下僅為產業鏈公開資訊梳理，用於說明產業分工，不構成任何投資建議。

• 探針卡龍頭：FormFactor（2023 年營收約 6.6 億美元）、Technoprobe（2023 年營收約 4.5 億歐元），二者深度參與台積電、英特爾等先進 KGD 測試方案的聯合開發。其高階 MEMS 探針卡被用於 AI 晶片與 HBM 的 KGD 篩選。
• ATE 裝置商：Advantest（2023 財年營收超 5000 億日元）、Teradyne，在 SoC 和儲存器 KGD 測試中佔據主導份額，受益於先進封裝擴產帶來的並測裝置需求。
• IDM/代工先進封裝整合者：台積電憑藉 CoWoS 完整流程（前端晶圓製造 + KGD 測試 + 後道封裝）為客戶提供一站式服務，其 KGD 篩選能力已成為先進封裝產能分配的決定因子之一。英特爾通過內部測試團隊支撐 EMIB 及 Foveros 封裝，三星則以 “HBM + 邏輯 + 封裝” 組合供應。
• OSAT 龍頭：日月光投控、安靠、力成等正在擴充 KGD 測試基礎設施，尤其是高速與高功率測試區間，意圖承接二線 AI 晶片設計公司的先進封裝配套需求。
• DFT IP 及 EDA 商：Synopsys、Cadence 的測試 IP 使晶片更易實現 KGD 級自測試，間接降低探針卡頻寬要求；其收益體現在 IP 授權和 royalty 模式。
• 老化裝置廠商：Advantest 及部分專業老化爐公司，在車規與伺服器晶片 KGD 老化領域獲取增量訂單。

市場規模

目前尚無單一公開口徑直接統計“KGD 測試服務” 的獨立市場營收，因其價值往往內化於晶圓代工、OSAT 的先進封裝解決方案或 IDM 內部流轉中。業界通常通過關聯市場判斷 KGD 經濟活動規模：

• 探針卡市場：2023 年全球探針卡營收約 26 億美元（來源：TechInsights Probe Card Market Analysis，2024 年 4 月釋出），預計 2024 年將增長至約 30 億美元，主要驅動來自 AI 晶片、HBM 的 KGD 測試需求導致的高價值 MEMS 探針卡放量。
• 半導體 ATE 市場：2023 年約為 75 億美元（TechInsights），其中與 KGD 直接相關的系統級測試、高速儲存器測試佔比持續擴大。
• 先進封裝市場：據 Yole Group，2023 年全球先進封裝市場約為 440 億美元，預計 2028 年超過 700 億美元。其中 2.5D/3D 封裝（CoWoS 類似架構）的年複合增長率超過 20%。所有此類封裝均全部依賴 KGD，因此 KGD 測試的硬體與工程服務將幾乎 1:1 受益於該擴充套件。
• KGD 測試服務內部價值：若粗略按封裝前裸片篩選成本佔先進封裝總價值量的 3%–5% 估算（行業經驗值，來源：產業鏈調研），2023 年僅 2.5D/3D 封裝對應的 KGD 相關支出可能達到 10–15 億美元區間，未來幾年將隨封裝規模快速擴大。具體數字有待上市公司更詳細的分部資訊揭露。

玩家對比

當前 KGD 測試能力的競爭，本質上是先進封裝生態的代理人戰爭。不同背景的玩家在測試深度、對外服務開放度和產能繫結模式上存在顯著差異。

維度	台積電	英特爾	三星	OSAT（日月投控/安靠）
KGD 測試定位	CoWoS 內迴圈的關鍵工藝模組，幾乎不獨立外售	EMIB/Foveros 內部配套，定製化程度高	與 HBM 捆綁提供邏輯 KGD 測試服務，對外有限開放	對外開放 KGD 測試產能，承接中小設計公司需求
測試深度	可呼叫最先進探針卡與 ATE，支援超大電流與高速 SerDes，部分晶圓級老化	依託內部研發，擅長複雜邏輯老化與缺陷隔離	在 DRAM 裸片 KGD 積累深厚，高速 HBM 測試領先	快速追趕，與 ATE、探針卡廠商深度合作，建置平台化服務
產能與交期	由內部需求決定，產能極度緊張且優先保障一線客戶	目前規模有限，以內部產品為主	規模次於台積電，HBM 相關 KGD 產能繫結 HBM 出貨	產能靈活，可作為二線 AI 晶片的 KGD 緩衝供應源
商業模式	與晶圓代工 + 先進封裝捆綁的“全棧”模式	IDM 內迴圈	垂直整合，部分開放代工	中立代工測試服務，適合無自有封裝線的設計公司
關鍵優勢	生態系統閉環保有高良率與極低逃逸率，客戶粘性極強	DFT 及系統級測試深度根植於 x86 及網路晶片	HBM 與邏輯一體整合的成本與良率控制	多種封裝格式的測試快速配置，服務靈活性

可以預見，隨著 Chiplet 市場的推進，OSAT 的開放 KGD 測試平台與企業內部的“封閉 KGD”將同時發展。那些能對外提供標準化 KGD 護照、經多家封裝廠驗證通過的測試服務商，有望在此生態中佔據溢價地位。

風險

儘管 KGD 對於先進封裝不可或缺，該領域仍面臨多重結構與週期性風險：

1. 先進封裝週期依賴：KGD 測試需求高度繫結 CoWoS、EMIB 等 2.5D/3D 封裝擴產節奏。如果 AI 晶片需求出現週期性回撥，探針卡和測試服務訂單可能急劇收縮。
2. 技術迭代過快導致沉沒成本：裸片凸塊節距從 55 μm 快速微縮至 36 μm 乃至更小，現有高階探針卡的投資回收期可能被壓縮，探針卡製造商面臨技術斷代風險。
3. 地緣政治與出口管制：高階探針卡、ATE 內部關鍵 IC 受多邊出口管制，可能影響中國等地先進封裝廠的 KGD 本地化能力，並造成全球供需錯配。
4. 逃逸率尾部風險：當單顆 KGD 逃逸率雖處於 <10 DPPM 的“可接受水平”，但整合 20 顆裸片時，模組失效機率將放大至約 0.02%。在汽車或航空應用中，這一量級仍可能導致大規模召回。提升測試覆蓋率到 99.999% 的成本可能使產品失去經濟性，形成“良率 vs 成本”的兩難。
5. 廠商鎖定的封閉生態風險：台積電、英特爾的 KGD 流程與其封裝方案深度繫結，客戶若期望切換封裝供應商，可能面臨 KGD 資料的重新認證成本和週期，降低供應鏈彈性。

誤讀糾偏

• 誤讀：KGD 就是常規 CP（圓片測試）的良品。 糾偏：常規 CP 通常只驗證低速功能性、直流引數，不保證裸片在封裝後的高速介面、功率完整性和極端溫度下的效能。KGD 要求在接近最終應用的電熱環境下進行全功能認證，是 CP 的嚴格超集。

• 誤讀：只要有了 KGD，先進封裝良率就接近 100%。 糾偏：KGD 僅保證進入封裝線的裸片為良品，但封裝過程本身會引入新缺陷——微凸塊焊接不完整、中介層翹曲、組裝過程中的靜電損傷等。最終模組良率 = 各 KGD 良率乘積 × 封裝組裝良率。因此封裝良率工程依然不可或缺。

• 誤讀：KGD 測試成本可以從常規測試中省出來。 糾偏：KGD 測試需要額外的高成本探針卡、更長的測試時間和更復雜的裝置。它節約的是“已封裝模組的報廢損失”。當先進封裝模組單價高達數千至數萬美元時，KGD 測試的投入產出比才能支撐；對低成本單晶片封裝，KGD 經濟意義不大。

• 誤讀：只有 2.5D/3D 封裝才需要 KGD。 糾偏：多晶片模組（MCM）和 SiP 同樣需要 KGD。任何無法在封裝後進行獨立替換的多裸片整合場景，若不想讓一顆壞裸片拖累整塊模組，都必須依賴 KGD 篩選。

最新事件

• 台積電 CoWoS 產能擴張牽動 KGD 供給（2024 年）：台積電在 2024 年第二季度法說會上揭露，CoWoS 月產能計劃於 2024 年底達到約 3.5 萬片 12 英寸等效晶圓，2025 年向 6 萬片以上邁進。急劇擴張直接導致對 KGD 測試探針卡和 ATE 的需求激增，部分 MEMS 探針卡交期延長至 6–8 個月。（來源：台積電法說會、Digitimes 2024 年 7 月報道）
• HBM3E 推動 DRAM KGD 標準升級（2023–2024）：隨著 24GB HBM3E 12 層堆疊量產，SK 海力士和三星對 DRAM 核心裸片的 KGD 要求進一步加嚴：全層裸片在 9.5 Gbps 速率下眼圖裕度必須達標，並追加溫度迴圈老化。這導致單顆 DRAM KGD 測試時間增加約 30%（來源：產業調研）。
• UCIe 1.1 標準引入 KGD 測試架構（2024 年）：UCIe 組織在 2024 年釋出的 1.1 規範中，明確了 Chiplet 互連線口的 KGD 測試方法、DPPM 建議目標（< 100 DPPM）及可測試性設計要求，為芯粒商品化奠定基礎。
• OSAT 加碼 KGD 產能（2024 年）：日月光投控和安靠分別宣佈擴充先進測試廠房，部分產能專用於承接無自有封裝線的 AI 晶片公司的 KGD 需求，試圖打破台積電在 KGD 領域的高度集中格局。
• 探針卡供應商 2024 年營收展望強勁：FormFactor 在 2024 年 Q1 財報中表示，因 AI 晶片測試需求，MEMS 探針卡訂單額年增率增長超 40%，其中 KGD 相關的先進封裝探針卡佔比大幅提升。（來源：FormFactor 2024Q1 投資人簡報）

追蹤指標

若要動態觀察 KGD 產業鏈景氣度，建議定期追蹤以下指標：

1. 台積電月度/季度先進封裝營收：反映 CoWoS 產出節奏，間接錨定 KGD 服務內部工作量。
2. 主要探針卡廠商（FormFactor、Technoprobe）的季度營收與訂單出貨比：高階探針卡需求是 KGD 最直接的“先行”指標，其訂單擴張通常領先封裝產能釋放 1–2 季度。
3. ATE 裝置商（Advantest、Teradyne）的 SoC/儲存器測試系統出貨量：KGD 測試使用大量最新世代測試機，裝置訂單能佐證測試產能擴張預期。
4. 先進封裝廠資本支出計劃：台積電、英特爾、三星、安靠等公司每年的先進封裝 CapEx 增長與 KGD 基礎設施投資正相關。
5. HBM 出貨量及層數演變：HBM 堆疊層數越高（如 12Hi、16Hi），所需 DRAM KGD 數量越多且測試要求越嚴，單一 HBM 晶片的 KGD 價值量將倍數增長。
6. Chiplet 標準採納進度：UCIe 成員數量、認證芯粒數量逐年增加，直接創造新增 KGD 測試需求。
7. 上游關鍵原材料交期：MEMS 探針針頭、特殊陶瓷基板的交付週期延長，通常意味著 KGD 產能進入供不應求階段。

信源

• JEDEC Publication JESD49A: Known Good Die (KGD) Quality and Reliability（適用於 KGD 質量與可靠性架構）
• IEEE International Test Conference (ITC)，歷年 KGD 與探針卡專題論文
• Yole Group, Advanced Packaging Quarterly Market Monitor（2024 年版），先進封裝市場與相關測試趨勢
• TechInsights, Probe Card Market Analysis（2024 年 4 月），全球探針卡市場規模與份額
• TechInsights, Semiconductor Test Equipment Market Tracker （2024 年），ATE 市場資料
• FormFactor、Technoprobe、Advantest、Teradyne 等公司公開年報、投資人簡報（2023–2024）
• 台積電 2024 年技術論壇報告與季度法說會公開資訊，CoWoS 產能及先進封裝良率策略
• UCIe 聯盟，Universal Chiplet Interconnect Express Specification Rev 1.1（2024 年）
• 券商行業研究報告（摩根士丹利、高盛、瑞銀等，針對先進封裝與半導體測試產業鏈，不構成投資建議）
• 產業媒體報道（Digitimes、The Elec、EE Times），用於交叉驗證供需動態與技術進展

注：所有財務、市場份額及產能數字均標註年份與來源口徑；涉及預測或行業估算的數值均基於第三方公開資料或產業鏈調研，不確定處已在文中註明。本文不包含任何形式的薦股、買賣建議或未來價格預測。